

第五章 MOS场效应晶体管基础

本章学习要点：

1. 了解MOSFET的结构并定性分析其工作原理；
2. 掌握MOS电容的特性，包括其能带图和电荷分布；
3. 学会分析MOS电容中的各个电势差，包括功函数差、平带电压以及阈值电压（或开启电压）；
4. 掌握MOS电容的 $C-V$ 特性；
5. 学习掌握MOSFET的工作原理和器件特性，包括电流-电压关系；
6. MOSFET的非理想效应。

一、MOS场效应晶体管(MOS Field-Effect Transistor) 的工作过程

场效应晶体管的概念早在1926年就已提出，但是由于工艺技术的局限性，一直到1960年才实现。MOSFET是目前大规模集成电路中的主流器件。其它叫法：IGFET, MISFET。

MOSFET的基本结构：

MOSFET——

Metal-Oxide-Semiconductor Field Effect Transistor
金属-氧化物-半导体场效应晶体管

四端器件，其核心是一个MOS电容。其中金属为器件的栅极，栅极氧化层下面的衬底表面区域是将要形成导电沟道的位置，沟道两端为器件的源区和漏区。

纵向结构：

金属-氧化层-半导体

横向结构：

源区-沟道区-漏区


四端(4个电极)：

漏极D (Drain)

栅极G (Gate)

源极S (Source)

衬底B (Bulk ,
Substrate)



几何参数： W 、 L 和 t_{OX}

n沟MOSFET的器件结构示意图

MOSFET的基本工作原理

如下图所示，MOSFET的核心是一个MOS电容结构：



- 纵向——金属-氧化物-半导体结构，利用栅极电压的控制作用，实现硅衬底表面的积累、耗尽和反型；
- 横向——源区-沟道-漏区结构，利用半导体衬底表面的反型与否，实现MOSFET源漏之间的通断控制。

MOSFET是一个四端器件，只是其衬底端通常接地(p型衬底)或接电源电压(n型衬底)。

器件基本的几何参数：沟道长度 L ，沟道宽度 W 以及栅氧化层厚度 t_{ox} 等。



根据反型沟道导电载流子的不同和阈值电压的正负区别，MOSFET可以划分为四种不同的类型。

增强型n沟MOSFET及其电路符号 ($V_{TN} > 0$) : 零栅压时, 无导电沟道存在。(常关型)



思考题：沿着沟道横向方向画出能带图


耗尽型n沟MOSFET及其电路符号 ($V_{TN} < 0$)：零栅压时，已有导电沟道存在。（常开型）



如图所示，当栅极外加一个正电压 V_{GS} ，此栅电压将在栅极氧化层中建立一个纵向电场，该电场还将进一步穿过氧化层进入硅衬底。只要该电场足够强，就会在硅衬底表面感应形成一层电子导电层，这层电子导电层通常称为反型层，有时也称为沟道区。

当源漏两端有外加电压 V_{DS} 时，沟道区中就会有漏极电流流过。这个漏极电流是纵向电场的函数，即栅极电压对于漏极电流具有调制作用，此即场效应晶体管的工作机理。


由于在上述器件的导电沟道中是电子参与导电，因此上述MOSFET也称为n沟MOS场效应晶体管。




n沟MOSFET沟道区反型层的形成示意图以及n沟MOSFET的电路符号

MOSFET的一个基本的电学参数——**阈值电压 V_T**

- 当外加的栅源电压 $V_{GS} < V_T$ 时，n沟MOSFET处于关断状态，晶体管中的电流为零；
- 当外加的 $V_{GS} > V_T$ 时，则该器件的沟道区将会有反型层形成，晶体管中的漏极电流不为零；



n沟MOSFET的 $I_D \sim V_{GS}$
特性曲线



n沟MOSFET的 电流-电压(V_{DS}) 特性曲线

图中给出了不同
 V_{GS} 下器件的漏
极电流 I_D 随漏源
电压 V_{DS} 的变化
关系

该器件的阈值电
压 $V_T = 0.5\text{V}$

- 当 $V_{GS} > V_T$ 且 $V_{DS} > V_{GS} - V_T$ 时，n沟MOSFET处于饱和区，其漏极电流不随漏源电压发生变化，此时，可以证明：

$$I_D = K_n (V_{GS} - V_T)^2$$

式中的 K_n 为MOSFET的导通参数，它是沟道区中电子的迁移率、栅氧化层电容以及器件沟道区宽长比的函数。


- 当 $V_{GS} > V_T$ 且 $V_{DS} < V_{GS} - V_T$ 时，n沟MOSFET处于非饱和区，此时其漏极电流既随栅源电压变化，也随漏源电压变化。

MOSFET的用途之一就是对微弱的时变输入信号 v_i 进行放大。


如图所示，将MOSFET偏置在某个静态工作点 Q ，则有：

$$V_{DS} = V_{DD} - I_D R_D$$

上式称为负载线方程，当输入信号 V_{GS} 发生变化时，器件的漏极电流 I_D 就会相应地发生变化，由此导致输出电压 V_{DS} 发生变化，此即晶体管的放大作用。



MOSFET放大作用的示意图




输出电流的变化示意图

输出电压的变化示意图

二、二端MOS电容的特性

MOS电容是MOSFET的核心。要分析MOSFET的工作原理，首先必须了解MOS电容的特性。




基本的MOS电容结构

t_{ox} —栅氧化层厚度，一般在几十埃至几百埃之间

ϵ_{ox} —氧化层的介电常数

在实际的MOSFET中，栅极材料往往是重掺杂的多晶硅₁₄

首先，可以采用平行板电容器来类比MOS电容：



当我们在上电极外加负电压时，上电极出现负电荷，而下电极则出现正电荷，**单位面积电容**为：

$$C' = \epsilon / d$$


上式中 ϵ 是绝缘层的介电常数， d 是两块平行板之间的距离。上下极板单位面积上的电荷为： $Q' = C'V$

两块平行板之间的电场强度为：


$$\mathcal{E} = V / d$$

1. p型衬底


当下电极为一块p型半导体材料时，外加电场将会深入到半导体材料内部，并给其中的多数载流子空穴施加一个指向表面的吸引力，最后在半导体材料表面形成一层空穴的积累层作为下电极上的正电荷。




下电极上出现空穴积累层的示意图。此时的MOS电容非常类似于一个平行板电容器，只是在p型半导体材料一侧，电场会有一定的穿透深度（即空穴积累层的厚度）。在空穴积累层之外，电场下降为零。




如果将外加电压反向，则上电极上会出现正电荷，产生的电场指向硅材料内部，将p型半导体材料中的多数载流子空穴排斥到体内，表面留下一层带负电的离化受主固定电荷。



外加电场将半导体材料中的多数载流子空穴排斥到体内之后，留下了由离化受主固定负电荷形成的空间电荷区。同样外加电场也会在半导体材料内部有一定的穿透深度（即空间电荷区厚度 x_d ），在空间电荷区之外，电场将下降为零。



我们再从能带图的角度来考察MOS电容，如图所示，即p型半导体材料接地，栅极上接电压 V_G 。



理想情况：栅金属材料的费米能级与半导体材料的费米能级在同一水平上，且栅氧化层中没有净电荷。


理想MOS结构基于以下假设：

(1) 在氧化物中或在氧化物和半导体之间的界面上不存在电荷；

(2) 金属和半导体之间的功函数差为零

(3) SiO_2 层是良好的绝缘体，能阻挡直流流过。因此，即使有外加电压，表面空间电荷区也处于热平衡状态，这使得整个表面空间电荷区中费米能级为常数。

- 在正常情况下，MOS电容背面接地， V_G 定义为加在栅上的直流偏置；
- 由于在静态偏置条件下没有电流流过器件，所以费米能级不受偏置的影响，且不随位置变化；
- 半导体体内始终保持平衡，与MOS栅上加电压与否无关；
- 所加偏置 V_G 引起器件 **两端费米能级移动**： $E_{FM}-E_{FS}=qV_G$
- $V_G \neq 0$ 导致器件内部有电势差，引起**能带弯曲**。金属是等势体，无能带弯曲。绝缘体中的电场为匀强电场，电势和电势能是位置的线性函数， $V_G > 0$ ，绝缘体和半导体的能带向上倾斜，反之，向下倾斜；
- 在半导体内，能带弯曲消失。



当栅极电压为零时，理想情况下的MOS结构能带图为平带，栅电极和半导体材料中的净电荷也都为零。

当栅极电压 V_G 不为零时，半导体材料的表面区域就会感应出净的电荷，依据泊松方程则有：

$$\frac{d^2\phi(x)}{dx^2} = -\frac{\rho(x)}{\epsilon_s} = -\frac{d\mathcal{E}(x)}{dx}$$


因此在半导体材料表面存在净电荷的地方，就会有电场和电势分布存在，电子的能量和电势之间存在下述关系：

$$E = -e\phi$$


由上述两式可见，当半导体材料表面有电场存在时，导带底、价带顶以及本征费米能级都会发生相应的弯曲，只是能带图中电子的能量向上为正，而电势则向下为正。

在上述两种情况下，**半导体材料中的费米能级都是恒定的**，这时因为氧化层中不可能有恒定的电流流过，半导体材料体内基本上没有压降，因此半导体材料体内的导带底、价带顶以及本征费米能级也是完全平的。


在半导体材料表面，由于存在净的正电荷或净的负电荷，因此能带（包括导带底、价带顶以及本征费米能级）发生弯曲。对于栅极外加负电压的情形，半导体表面的能带往上弯，价带顶更靠近费米能级，因此p型空穴浓度增强，即表面出现空穴积累；而对于栅极外加正电压的情形，半导体表面的能带往下弯，价带顶进一步远离费米能级，因此p型空穴浓度降低，即表面出现空穴耗尽。




当栅极上外加负电压时，p 型半导体表面出现带正电荷的空穴积累层，而栅金属电极上则有相应的负电荷。



氧化层中的电场由半导体材料指向金属栅电极，并在空穴积累层中有一定的穿透深度。




当栅极上外加正电压时，p型半导体表面出现空穴的耗尽层，其中留下的是带负电的固定受主离子。而栅金属电极上则有相应的正电荷。




氧化层中的电场由金属栅电极指向p型半导体材料，并在表面耗尽层中有一定的穿透深度

当栅极上外加正电压，且外加的正电压达到某个**阈值电压** V_T 时，p型半导体表面能带进一步下弯，表面耗尽区进一步展宽；




同时本征费米能级已下弯到费米能级的下方，即半导体表面的导电类型已经由p型转变为n型，即表面开始反型。




注意：当栅极上外加正电压等于**阈值电压** V_T 时，p型半导体表面能带往下弯曲，使得表面处导带底 E_C 与费米能级 E_{Fs} 之间的距离恰好等于**体内**价带顶 E_V 与费米能级 E_{Fs} 之间的距离。也就是说，此时半导体表面反型层的电子浓度恰好等于半导体内部多数载流子空穴的浓度。


我们把这种状态称为**表面强反型状态**，可以证明，此时**表面能带往下的弯曲量为** $2\phi_{Fp}$ ；同样也可以证明，当**表面能带往下的弯曲量为** ϕ_{Fp} 时，表面处导带底 E_C 与费米能级 E_{Fs} 之间的距离恰好等于**该处**价带顶 E_V 与费米能级 E_{Fs} 之间的距离，因此半导体表面恰好处于由p型向n型转变的临界点，我们把这种状态称为**表面弱反型状态**。

强反型：表面能带弯曲量= $E_g/2 + q\phi_{Fp} - q\phi_p = 2q\phi_{Fp}$ (体费米势)




弱反型：表面能带弯曲量= $E_g/2 + q\phi_{Fp} - E_g/2 = q\phi_{Fp}$





当栅极上外加的正电压超过阈值电压 V_T 时，p 型半导体表面能带进一步下弯。




此时表面耗尽区宽度达到最大，表面耗尽层电荷也达到最大，本征费米能级也进一步下弯，使得半导体表面的反型层电子浓度进一步升高。

当半导体材料表面达到强反型之后，如果外加的栅电压继续增大，半导体表面处能带的弯曲程度仍然会略有增大，但是此时表面处的电子浓度将会按**指数**方式迅速增长，因此增加的栅极电压将主要降落在栅氧化层介质上，**半导体材料的表面势将基本停留在 $2\phi_{Fp}$ 。**


2. n型衬底

前面讨论的MOS结构中，半导体衬底材料都是p型掺杂的情况区宽度也就基本停留在前面提到的最大耗尽，对于n型半导体衬底材料，情况也完全类似。此时当栅电极外加正电压时，半导体材料表面出现多数载流子电子的积累层，而当栅电极外加负电压时，半导体材料表面则出现电子的耗尽层。


下电极上出现电子积累层的示意图。此时的MOS电容同样也非常类似于一个平行板电容器，只是在n型半导体材料一侧，电场会有一定的穿透深度（即电子积累层的厚度），在电子积累层之外，电场下降为零。



外加电场将半导体材料中的多数载流子电子排斥到体内之后，留下了由离化施主固定正电荷形成的空间电荷区，同样外加电场也会在半导体材料内部有一定的穿透深度（即空间电荷区的厚度），在空间电荷区之外，电场将下降为零。




我们同样也可以从能带图的角度来考察这种n型半导体衬底材料的MOS电容，如图所示，即n型半导体材料接地，栅电极上接电压 V_G 。当栅极电压为零时，理想情况下的MOS结构能带图也为平带。此时栅电极和n型半导体衬底材料中的净电荷也都为零。




n型半导体材料接地的
MOS电容


栅压为零时n型半导体MOS结构的理想能带图

即栅金属电极和n型半导体衬底材料的费米能级相同，且栅氧化层中的净电荷也为零。







当栅极上外加正电压时，n型半导体表面出现带负电荷的电子积累层，而栅金属电极上则有相应的正电荷。




氧化层中的电场由金属栅电极指向n型半导体材料，并在电子积累层中有一定的穿透深度。




当栅极上外加负电压时，n型半导体表面出现电子的耗尽层，其中留下的是带正电的固定施主离子。

而栅金属电极上则有相应的负电荷。氧化层中的电场由n型半导体材料指向金属栅电极，并在表面耗尽层中有一定的穿透深度。

在上述两种情况下，我们同样注意到**半导体材料中的费米能级也是恒定的**，这同样是因为氧化层中不可能有恒定的电流流过，半导体材料体内也同样没有压降，因此半导体材料体内的导带底、价带顶以及本征费米能级也是完全平的。而在半导体材料表面，由于存在净的正电荷或净的负电荷，因此能带（包括导带底、价带顶以及本征费米能级）发生弯曲。对于栅极外加负电压的情形，半导体表面的能带往上弯，导带底更加远离费米能级，因此n型电子浓度降低，即表面出现电子耗尽；而对于栅极外加正电压的情形，半导体表面的能带往下弯曲，导带底进一步靠近费米能级，因此n型电子浓度进一步增大，即表面出现电子的积累层。




当栅极上外加负电压，且外加的负电压达到某个阈值电压 V_T 时，n型半导体表面能带进一步上弯，




表面耗尽区进一步展宽，同时本征费米能级已上弯到费米能级的上方，即半导体表面的导电类型已经由n型转变为p型，即表面开始反型。

这里同样需要注意的是，当栅极上外加的负电压等于阈值电压 V_T 时，n型半导体表面能带往上弯曲，使得表面处价带顶 E_v 与费米能级 E_{Fs} 之间的距离恰好等于体内导带底 E_c 与费米能级 E_{Fs} 之间的距离，也就是说，此时半导体表面反型层的空穴浓度恰好等于半导体内部多数载流子电子的浓度。通常我们把这种状态也称为**表面强反型状态**，可以证明，此时表面能带往上的弯曲量也为 $2\phi_{Fn}$ ；同样也可以证明，当表面能带往上的弯曲量为 ϕ_{Fn} 时，表面处价带顶 E_v 与费米能级 E_{Fs} 之间的距离也恰好等于该处导带底 E_c 与费米能级 E_{Fs} 之间的距离，因此半导体表面也恰好处于由n型向p型转变的临界点，通常我们把这种状态也称为**表面弱反型状态**。



当栅极上外加的负电压也超过阈值电压 V_T 时，n 型半导体表面能带也将进一步上弯。




此时表面耗尽区宽度同样达到最大，表面耗尽层电荷也达到最大，本征费米能级也进一步上弯，使得半导体表面的反型层空穴浓度进一步升高。

这里同样需要注意的是，当n型半导体材料表面达到强反型之后，如果栅电极外加的负电压绝对值继续增大，半导体表面处能带的弯曲程度也仍然会略有增大，但是此时表面反型层的空穴浓度也将会按指数方式迅速增长，因此额外增加的栅极电压同样将主要降落在栅氧化层介质上，**半导体材料的表面势也将基本上停留在 $2\phi_{Fn}$** 。因此耗尽区宽度也就基本上停留在前面提到的最大耗尽区宽度上。

耗尽层宽度

当半导体材料表面处于多数载流子耗尽状态时，我们可以计算出表面耗尽层的宽度。



说明表面势的p型半导体能带图

对于p型半导体衬底材料，可以定义 ϕ_{Fp} ：

$$e\phi_{Fp} = E_F - E_{Fi} = -kT \ln \left(\frac{N_a}{n_i} \right)$$


其中 N_a 为p型半导体衬底材料中的受主掺杂浓度， n_i 为本征载流子浓度。图中的 ϕ_s 为本征费米能级的弯曲量，也称为半导体材料的**表面势**，它**反映的就是半导体表面耗尽区中的电势降落**。类似于单边突变pn结中的分析方法，我们可以导出半导体表面耗尽区（空间电荷区）的宽度为：

$$x_d = \left(\frac{2\epsilon_s \phi_s}{eN_a} \right)^{1/2} \leftarrow x_n = \left(\frac{2\epsilon_s V_{bi}}{e} \left(\frac{N_a}{N_d} \right) \frac{1}{(N_a + N_d)} \right)^{1/2}$$

其中 ϵ_s 是半导体材料的介电常数。

当栅电压达到表面强反型的阈值电压时，半导体衬底材料的表面势也将达到临界的阈值点，即：

$$\phi_s = \phi_{sT} = 2|\phi_{Fp}|$$



p型半导体在阈值反型点时的能带图

达到阈值电压之后，当栅电压再进一步增大，半导体表面能带往下的弯曲量还会略有增加，但是这种弯曲量的增加（即表面势的增大）随栅电压的增加非常有限，而表面电子浓度却随着表面势的增加而呈指数增大，即表面势只需增加几个 kT/e ，表面电子浓度就会增加几个数量级，而空间电荷区（即耗尽区）的宽度却几乎不再增加。此时表面反型层电子浓度可以表示为：

$$n_s = n_i \exp\left(\frac{E_F - E_{Fi}}{kT}\right)$$

当表面恰好满足： $E_F - E_{Fi} = e\phi_{Fp}$

则有：


$$n_s = N_a$$

当表面达到强反型之后，如果栅电压再进一步增大，则有：

$$E_F - E_{Fi} = e\phi_{Fp} + \Delta\phi_s$$

$$n_s = N_a \exp\left(\frac{\Delta\phi_s}{V_t}\right)$$

n_s 随 $\Delta\phi_s$ 的变化关系。从图中显然可见， $\Delta\phi_s$ 很小的改变就可以引起 n_s 发生非常剧烈的变化。



因此，当栅电压达到阈值电压之后，就可以认为空间电荷区（即耗尽层）已经达到最大宽度，其最大耗尽层宽度为表面势达到

$$\phi_s = \phi_{sT} = 2|\phi_{FP}|$$

时的耗尽层宽度，即：

$$x_{dT} = \left(\frac{4\epsilon_s |\phi_{FP}|}{eN_a} \right)^{1/2}$$


对于n型半导体衬底材料，同样有：

$$e\phi_{Fn} = E_F - E_{Fi} = kT \ln \left(\frac{N_d}{n_i} \right)$$


最大耗尽区宽度则为：

$$x_{dT} = \left(\frac{4\epsilon_s \phi_{Fn}}{eN_d} \right)^{1/2}$$

n型半导体在阈值反
型点时的能带图



300K时硅表面最大耗尽区宽度随掺杂浓度的变化关系



Example

Determine the potential ϕ_{Fp} in silicon at $T = 300$ K for (a) $N_a = 10^{15} \text{ cm}^{-3}$ and (b) $N_a = 10^{17} \text{ cm}^{-3}$.

■ Solution

From Equation (6.8b), we have

$$\phi_{Fp} = -V_t \ln \left(\frac{N_a}{n_i} \right) = -(0.0259) \ln \left(\frac{N_a}{1.5 \times 10^{10}} \right)$$

so for (a) $N_a = 10^{15} \text{ cm}^{-3}$,

$$\phi_{Fp} = -0.288 \text{ V}$$

and for (b) $N_a = 10^{17} \text{ cm}^{-3}$,

$$\phi_{Fp} = -0.407 \text{ V}$$

说明：该例给出了 ϕ_{Fp} 的量级。由于对数运算， ϕ_{Fp} 与衬底掺杂浓度的依赖关系并不强。

Example

Calculate the maximum space charge width given a particular semiconductor doping concentration.

Consider silicon at $T = 300$ K doped to $N_a = 10^{16} \text{ cm}^{-3}$.

■ Solution

From Equation (6.8b), we have

$$\phi_{Fp} = -V_t \ln \left(\frac{N_a}{n_i} \right) = -(0.0259) \ln \left(\frac{10^{16}}{1.5 \times 10^{10}} \right) = -0.347 \text{ V}$$

Then the maximum space charge width is

$$x_{dT} = \left[\frac{4\epsilon_s |\phi_{Fp}|}{eN_a} \right]^{1/2} = \left[\frac{4(11.7)(8.85 \times 10^{-14})(0.347)}{(1.6 \times 10^{-19})(10^{16})} \right]^{1/2} = 0.30 \text{ } \mu\text{m}$$

说明：最大空间电荷区宽度与pn结的空间电荷区宽度是同一个数量级的。

三、实际MOS电容中的电势差

上一节讨论了外加不同栅电压时理想MOS电容结构的能带弯曲情况。这一节中将要讨论实际MOS电容结构中的一些特定的电势差，另外我们也要考虑实际MOS电容结构中的一些非理想因素带来的影响。


首先，依据：
$$\mathcal{E} = -\frac{d\phi}{dx}$$

以及电子的能量 E 满足：
$$E = -e\phi$$


可得：
$$\mathcal{E} = \frac{1}{e} \frac{dE}{dx}$$

上式表明，在半导体材料中，凡是能带发生弯曲的地方，必定存在电场，反之亦然。

实际MOS电容中 $\phi_M \neq \phi_S$ ，系统处于平衡时，金属和半导体的费米能级一致，则两种材料的真空能级必然不同，在系统的不同部分之间出现 E_{vac} ，半导体中出现能带弯曲。




$\Phi_M = \Phi_S$ MOS结构的平衡能带图



$\Phi_M \neq \Phi_S$ MOS结构的平衡能带图

功函数差


金属、氧化物、
p型半导体三种材料各自独立，没有形成MOS电容结构之前的能带图。




用金属丝将金属与半导体连接，达到热平衡

形成了MOS电容结构之后，当外加栅极电压为零时，整个MOS结构仍然处于热平衡状态下的能带图。可以设想采用一根导线将金属和半导体短接。

SiO₂上有压降，与硅中表面势和 E_f 有关





$$e\phi'_m + eV_{ox0} = e\chi' + \frac{E_g}{2} - e\phi_{s0} + e|\phi_{Fp}|$$

由能带图可得：

$$e\phi'_m + eV_{ox0} = e\chi' + \frac{E_g}{2} - e\phi_{s0} + e|\phi_{Fp}|$$

上式可改写为：

$$V_{ox0} + \phi_{s0} = -\left[\phi'_m - \left(\chi' + \frac{E_g}{2e} + |\phi_{Fp}|\right)\right]$$

定义金属-半导体的功函数差 (metal-semiconductor work function difference)：

$$\phi_{ms} \equiv \left[\phi'_m - \left(\chi' + \frac{E_g}{2e} + |\phi_{Fp}|\right)\right]$$

Example

Calculate the metal–semiconductor work function difference ϕ_{ms} for a given MOS system and semiconductor doping.

For an aluminum–silicon dioxide junction, $\phi'_m = 3.20$ V and for a silicon–silicon dioxide junction, $\chi' = 3.25$ V. We can assume that $E_g = 1.12$ eV. Let the p-type doping be $N_a = 10^{14}$ cm⁻³.

■ Solution

For silicon at $T = 300$ K, we can calculate ϕ_{Fp} as

$$\phi_{Fp} = -V_t \ln \left(\frac{N_a}{n_i} \right) = -(0.0259) \ln \left(\frac{10^{14}}{1.5 \times 10^{10}} \right) = -0.228 \text{ V}$$


Then the work function difference is

$$\phi_{ms} = \phi'_m - \left(\chi' + \frac{E_g}{2e} + |\phi_{Fp}| \right) = 3.20 - (3.25 + 0.56 + 0.288) = -0.838 \text{ V}$$

说明：当p型衬底的掺杂浓度提高时， ϕ_{ms} 将更负。


实际的MOS结构，常采用重掺杂n型多晶硅材料作为栅电极，此时能带图如图所示，功函数差为：

$$\phi_{ms} = [\chi' - (\chi' + \frac{E_g}{2e} + |\phi_{Fp}|)] = -(\frac{E_g}{2e} + |\phi_{Fp}|)$$



同样，如果采用重掺杂的p型多晶硅材料作为栅电极，
则能带图如图所示，同样可得：

$$\phi_{ms} = \left[\left(\chi' + \frac{E_g}{e} \right) - \left(\chi' + \frac{E_g}{2e} + |\phi_{Fp}| \right) \right] = \left(\frac{E_g}{2e} - |\phi_{Fp}| \right)$$




对于实际的重掺杂（简并）n型或p型多晶硅材料来说，其费米能级可能会高于导带底或低于价带顶0.1至0.2eV，因此实验测得的 ϕ_{ms} 可能会与上述两式计算的结果略有偏差。

以上讨论的是p型半导体衬底材料的情形，对于n型半导体衬底材料构成的MOS电容结构，当外加栅极电压为零时，整个MOS结构同样也处于热平衡状态，其整个能带的弯曲情况如下图所示，此时，金属-半导体的功函数差定义为：

$$\phi_{ms} = \left[\phi'_m - \left(\chi' + \frac{E_g}{2e} - \phi_{Fn} \right) \right]$$

n型衬底MOS结构加负栅压时的能带图



金属-半导体功函数差的公式总结


p-type Silicon	n-type Silicon
Aluminum gate:	Aluminum gate:
$\phi_{ms} = \left[\phi'_m - \left(\chi' + \frac{E_g}{2e} + \phi_{Fp} \right) \right]$	$\phi_{ms} = \left[\phi'_m - \left(\chi' + \frac{E_g}{2e} - \phi_{Fn} \right) \right]$
n ⁺ polysilicon gate:	n ⁺ polysilicon gate:
$\phi_{ms} = - \left(\frac{E_g}{2e} + \phi_{Fp} \right)$	$\phi_{ms} = - \left(\frac{E_g}{2e} - \phi_{Fn} \right)$
p ⁺ polysilicon gate:	p ⁺ polysilicon gate
$\phi_{ms} = \left(\frac{E_g}{2e} - \phi_{Fp} \right)$	$\phi_{ms} = \left(\frac{E_g}{2e} + \phi_{Fn} \right)$

For the expressions listed, we have assumed that $E_F = E_c$ and $E_F = E_v$ in the n⁺ and p⁺ polysilicon gates, respectively.

图6.21

不同栅电极材料和不同衬底掺杂类型的情况下，实测的MOS电容结构的功函数差与衬底掺杂浓度之间的变化关系。

从图中可见，多晶硅栅MOS结构的功函数差要高于上述公式计算的结果，原因就在于实际n型多晶硅栅的费米能级通常要高于其导带底的能级位置，而实际p型多晶硅栅的费米能级通常要低于其价带顶的能级位置。



氧化层中的电荷

迄今为止，我们所讨论的MOS电容结构中，氧化层中均没有净电荷存在。


但是在实际的MOS电容结构中，氧化层中靠近硅表面处往往会有一些**固定正电荷**存在。这主要是由硅表面的悬挂键以及氧化层中残留的一些碱金属离子所形成的。

Q_{ss}' ——单位面积所包含的电荷数


氧化层中的电荷数量与氧化的工艺条件密切相关。

氧化完成后采用氩气或氮气进行退火，可以在一定程度上降低氧化层中的电荷数量，但是通常很难彻底将其消除。

氧化层中包含的固定正电荷示意图（图中还包含了界面处的陷阱俘获电荷）



理想 MOS 假设在氧化层中或氧化层界面没有电荷中心。而实际器件中，氧化层电荷会带来很大的电压漂移和不稳定性。



热生长SiO₂-Si结构中电荷中心的特点和位置

Q_{ss} ——单位面积所包含的电荷数一般指界面陷阱电荷和氧化物固定电荷。

因为(100)面的 Q_{it} 和 Q_f 较低, 故**硅MOSFET一般采用(100)衬底**

1. **界面陷阱电荷 Q_{it}** (interface trapped charge)

硅(100)面, Q_{it} 约 10^{10}cm^{-2}

硅(111)面, Q_{it} 约 10^{11}cm^{-2}

界面陷阱的来源是硅界面的悬挂键, 金属后退火或在氢气氛中退火可以减小悬挂键的浓度

2. **可动离子电荷 Q_m** (mobile ionic charge)

氧化层中残留的一些碱金属离子, 如钠离子和其它碱金属离子, 在高温和高压下工作时, 它们能在氧化层内移动。

3. **氧化物陷阱电荷 Q_{ot}** (oxide trapped charge)

4. **氧化物固定电荷 Q_f** (fixed oxide charge)

氧化过程中形成的氧空位, 等效为正的固定电荷


Q_f 位于Si-SiO₂界面约3nm的范围内,

硅(100)面, Q_f 约 10^{10}cm^{-2}

硅(111)面, Q_f 约 $5 \times 10^{10}\text{cm}^{-2}$

平带电压 (Flat-Band Voltage)

平带电压 V_{FB} 定义为使得MOS电容结构中的半导体能带不发生弯曲（即所谓的平带）时，栅电极上所需外加的电压。由于半导体为平带，因此在这种情况下，半导体材料中没有净的空间电荷。



由于氧化层中靠近硅表面附近可能存在固定正电荷，因此氧化层上的压降未必为零。在外加栅电压为零的情况下，利用：

$$V_{ox0} + \phi_{s0} = - \left[\phi'_m - \left(\chi' + \frac{E_g}{2e} + | \phi_{Fp} | \right) \right]$$

上式可改写为： $V_{ox0} + \phi_{s0} = - \phi_{ms}$

如果外加栅压 V_G ，其必将引起氧化层上压降和硅表面势的改变，即：

$$V_G = \Delta V_{ox} + \Delta \phi_s = (V_{ox} - V_{ox0}) + (\phi_s - \phi_{s0})$$

所以： $V_G = V_{ox} + \phi_s + \phi_{ms}$


平带情况下的电荷分布如图所示，因为半导体材料中没有净电荷存在，因此有下式成立：

$$Q'_m + Q'_{ss} = 0$$

已知： $V_{ox} = \frac{Q'_m}{C_{ox}}$

所以： $V_{ox} = \frac{-Q'_{ss}}{C_{ox}}$

平带时MOS电容的电荷分布(p型衬底，考虑氧化层电荷)



在平带情况下，半导体材料的表面势为零，即：

$$\phi_s = 0$$

所以：

$$V_G = V_{FB} = \phi_{ms} - \frac{Q'_{ss}}{C_{ox}}$$

第一项用来抵消功函数差的影响，第二项用来消除氧化层及界面电荷的影响

上式即称为MOSFET的平带电压，此即在非理想情况下，为使半导体材料表面保持为平带，在栅电极上所需外加的电压。

Example

Calculate the flat-band voltage for a MOS capacitor with a p-type semiconductor substrate.

Consider an MOS structure with a p-type semiconductor substrate doped to $N_a = 10^{16} \text{ cm}^{-3}$, a silicon dioxide insulator with a thickness of $t_{\text{ox}} = 500 \text{ \AA}$, and an n^+ polysilicon gate. Assume that $Q'_{ss} = 10^{11}$ electronic charges per cm^2 .

■ Solution

The work function difference, from Figure 6.21, is $\phi_{ms} = -1.1 \text{ V}$. The oxide capacitance can be found as

$$C_{\text{ox}} = \frac{\epsilon_{\text{ox}}}{t_{\text{ox}}} = \frac{(3.9)(8.85 \times 10^{-14})}{500 \times 10^{-8}} = 6.9 \times 10^{-8} \text{ F/cm}^2$$

The equivalent oxide surface charge density is

$$Q'_{ss} = (10^{11})(1.6 \times 10^{-19}) = 1.6 \times 10^{-8} \text{ C/cm}^2$$

The flat-band voltage is then calculated as

$$V_{FB} = \phi_{ms} - \frac{Q'_{ss}}{C_{ox}} = -1.1 - \left(\frac{1.6 \times 10^{-8}}{6.9 \times 10^{-8}} \right) = -1.33 \text{ V}$$

说明：对于p型衬底，能够满足平带电压的栅压为负值。如果固定栅氧化层电荷的数量增加，平带电压将会变得更负。

Exercise Problem

EX6.4 The silicon impurity doping concentration in an aluminum–silicon dioxide–silicon MOS structure is $N_a = 3 \times 10^{16} \text{ cm}^{-3}$. For an oxide thickness of $t_{ox} = 200 \text{ Å}$ and an oxide charge of $Q'_{ss} = 8 \times 10^{10} \text{ cm}^{-2}$, calculate the flat-band voltage. ($\phi_{ms} \approx -1.04 \text{ V}$)


阈值电压（开启电压）

阈值电压 V_T 定义为使得MOS电容结构的硅衬底表面发生临界强反型时所需外加的栅极电压，所谓衬底发生临界强反型，也就是对于n型和p型衬底来说，其表面势要分别达到如下要求：

$$\phi_s = \begin{cases} 2|\phi_{Fp}| & \text{p-Substrate} \\ 2\phi_{Fn} & \text{n-Substrate} \end{cases}$$

利用上述两式，可以分别导出p型硅衬底材料和n型硅衬底材料所形成的MOS电容结构在表面发生临界强反型时的阈值电压，其影响因素包括MOS电容结构中的一些物理（电学）参数和几何参数。

p型硅衬底所形成的MOS电容结构表面达到临界强反型时的电荷分布示意图




如图所示, Q_{mT}' 是单位面积栅电极上的正电荷, Q_{ss}' 是单位面积栅氧化层中靠近硅表面处的固定正电荷, $Q_{SD}'(\max)$ 是p型衬底材料内单位面积空间电荷区中的负电荷。在临界强反型条件下, 空间电荷区 (耗尽区) 的宽度达到最大, 空间电荷区中的负电荷量也达到最大, 此时尽管表面已开始进入强反型状态, 但是反型层厚度仍然很薄, **反型层中总的电子数量仍然很少, 基本可以忽略**。因此在刚刚进入临界强反型的时候, 我们仍然假设反型层中负的电子电荷为零。根据电荷守恒原理, 则有:

$$Q_{mT}' + Q_{ss}' = |Q_{SD}'(\max)|$$

其中: $|Q_{SD}'(\max)| = eN_a x_{dT}$ $x_{dT} = \left(\frac{4\epsilon_s |\phi_{FP}|}{eN_a} \right)^{1/2}$

当外加栅压 V_G 时，一个实际MOS系统的能带图



前面已经提到，外加栅压将改变栅氧化层上的压降和硅衬底上的表面势，即：

$$V_G = \Delta V_{ox} + \Delta \phi_s = V_{ox} + \phi_s + \phi_{ms}$$

在表面达到临界强反型的阈值点上，定义此时的栅极电压 V_G 为MOS结构的阈值电压 V_{TN} ，即表面形成电子反型层时的栅极电压，故有：

$$V_G = V_{TN} = V_{ox} + \phi_s + \phi_{ms} = V_{oxT} + 2|\phi_{Fp}| + \phi_{ms}$$

其中：

$$V_{oxT} = \frac{Q'_{mT}}{C_{ox}} = \frac{1}{C_{ox}} (|Q'_{SD}(\max) - Q'_{ss}|)$$

最后可得：

$$V_{TN} = \frac{|Q'_{SD}(\max)|}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} + 2|\phi_{Fp}|$$

还可以表示为：

$$V_{TN} = (|Q'_{SD}(\max)| - Q'_{ss}) \left(\frac{t_{ox}}{\epsilon_{ox}} \right) + \phi_{ms} + 2|\phi_{Fp}|$$

或者表示为：

$$V_{TN} = \frac{|Q'_{SD}(\max)|}{C_{ox}} + V_{FB} + 2|\phi_{Fp}|$$

衬底费米势

栅氧化层电压

平带电压

影响阈值电压的因素：

1. 栅电极材料

➤ 不同栅电极材料与硅衬底之间的功函数差不同

$$V_T = \frac{|Q'_{SD}|}{C_{ox}} + V_{FB} + 2\phi_F$$

➤ 采用n+和p+硅栅有利于NMOS和PMOS器件阈值电压对称

$$\phi_{ms} \approx \phi_{Fpoly} - \phi_{Fs}$$

➤ N+硅栅

$$\phi_{ms} \approx -0.55 - \phi_{Fs}$$

➤ P+硅栅

$$\phi_{ms} \approx 0.55 - \phi_{Fs}$$

2. 栅氧化层

氧化层的厚度增加，阈值电压增加

➤ Q_{SD}' / C_{ox} 对应栅氧化层上的压降

➤ 氧化层中的电荷也会影响阈值电压

$$|Q_{SD}'| = (4eN_a \epsilon_0 \epsilon_{si} \phi_F)^{1/2} \quad C_{ox} = \frac{\epsilon_0 \epsilon_{ox}}{t_{ox}}$$

3. 衬底掺杂浓度

➤ 本征阈值：理想器件（平带电压为0）的阈值电压

$$V_T = |Q| / C_{ox} + 2\phi_F$$

➤ 增强型器件要求本征阈值大于平带电压绝对值

$$V_T = |Q| / C_{ox} + V_{FB} + 2\phi_F$$

➤ 提高衬底掺杂浓度可以增加本征阈值

阈值电压是MOSFET的一个最重要的参数。根据阈值电压的不同，可以把MOSFET划分为不同的类型。

➤ 衬底为p型半导体材料的NMOS晶体管:

阈值电压大于零 —— 增强型NMOS晶体管;

阈值电压小于零 —— 耗尽型NMOS晶体管;

➤ 衬底为n型半导体材料的PMOS晶体:

阈值电压小于零 —— 增强型PMOS晶体管;

阈值电压大于零 —— 耗尽型PMOS晶体管。

增强型MOSFET与耗尽型MOSFET的最大区别:


没有外加栅极电压时，器件的源漏区之间是否已经有导电沟道存在。如果有导电沟道存在，则为耗尽型器件，反之，则为增强型器件。

考虑耗尽型的nMOSFET:

➤其阈值电压为负值，这就意味着必须外加一个负的栅极电压才能够将其反型沟道中的载流子(即电子) 耗尽掉，而外加正的栅极电压则将会使其反型沟道中的载流子(即电子) 浓度变得更高。

➤ 当栅氧化层厚度为 $500\text{\AA}$ ，栅电极材料为金属铝，且栅氧化层中的固定正电荷面密度 Q_{ss}' 分别取不同的数值时，nMOSFET的阈值电压随着p型衬底掺杂浓度的变化关系如图所示。从图中可见，衬底的掺杂浓度越高，则器件的阈值电压越大；而栅氧化层中固定正电荷的面密度越大，则器件的阈值电压越小。

栅氧化层厚度为500Å，栅电极材料为金属铝，且栅氧化层中的固定正电荷面密度 Q_{ss}' 分别取不同的数值时，NMOS场效应晶体管的阈值电压随着p型衬底掺杂浓度的变化关系示意图



Example

Design the oxide thickness of an MOS system to yield a specified threshold voltage.

Consider an n^+ polysilicon gate and a p-type silicon substrate doped to $N_a = 5 \times 10^{16} \text{ cm}^{-3}$. Assume $Q'_{ss} = 10^{11} \text{ cm}^{-2}$. Determine the oxide thickness such that $V_{TN} = +0.40 \text{ V}$.

■ Solution

From Figure 6.21, the work function difference is $\phi_{ms} \approx -1.15 \text{ V}$. The other various parameters can be calculated as

$$\phi_{Fp} = -V_t \ln \left(\frac{N_a}{n_i} \right) = -(0.0259) \ln \left(\frac{5 \times 10^{16}}{1.5 \times 10^{10}} \right) = -0.389 \text{ V}$$

and

$$x_{dT} = \left(\frac{4 \epsilon_s |\phi_{Fp}|}{e N_a} \right)^{1/2} = \left[\frac{4(11.7)(8.85 \times 10^{-14})(0.389)}{(1.6 \times 10^{-19})(5 \times 10^{16})} \right]^{1/2} = 0.142 \text{ } \mu\text{m}$$

Then

$$|Q'_{SD}(\text{max})| = eN_a x_{dT} = (1.6 \times 10^{-19})(5 \times 10^{16})(0.142 \times 10^{-4})$$

or

$$|Q'_{SD}(\text{max})| = 1.14 \times 10^{-7} \text{ C/cm}^2$$

The oxide thickness can be determined from the threshold equation

$$V_{TN} = [|Q'_{SD}(\text{max})| - Q'_{ss}] \left(\frac{t_{\text{ox}}}{\epsilon_{\text{ox}}} \right) + \phi_{ms} + 2|\phi_{Fp}|$$

Then

$$0.40 = \frac{[1.14 \times 10^{-7} - (10^{11})(1.6 \times 10^{-19})]}{(3.9)(8.85 \times 10^{-14})} t_{\text{ox}} - 1.15 + 2(0.389)$$

which yields $t_{\text{ox}} = 272 \text{ \AA}$

说明：这种情况下阈值电压是一个正值，这意味着 MOSFET 是属于增强型的；要想产生反型层电荷，必须加一个正栅压；而零栅压时的反型层电荷为零。

Example

Calculate the threshold voltage of an MOS system using an aluminum gate.

Consider a p-type silicon substrate at $T = 300$ K doped to $N_a = 10^{14} \text{ cm}^{-3}$. Let $Q'_{ss} = 10^{10} \text{ cm}^{-2}$, $t_{ox} = 500 \text{ \AA}$, and assume the oxide is silicon dioxide. From Figure 6.21, we have that $\phi_{ms} = -0.83 \text{ V}$.

■ Solution

We can start calculating the various parameters as

$$\phi_{Fp} = -V_t \ln \left(\frac{N_a}{n_i} \right) = -(0.0259) \ln \left(\frac{10^{14}}{1.5 \times 10^{10}} \right) = -0.228 \text{ V}$$

$$\text{and } x_{dT} = \left(\frac{4\epsilon_s |\phi_{Fp}|}{e N_a} \right)^{1/2} = \left[\frac{4(11.7)(8.85 \times 10^{-14})(0.228)}{(1.6 \times 10^{-19})(10^{14})} \right]^{1/2} = 2.43 \text{ } \mu\text{m}$$

0

Then

$$|Q'_{SD}(\text{max})| = eN_a x_{dT} = (1.6 \times 10^{-19})(10^{14})(2.43 \times 10^{-4}) = 3.89 \times 10^{-9} \text{ C/cm}^2$$

We can now calculate the threshold voltage as

$$\begin{aligned} V_{TN} &= (|Q'_{SD}(\text{max})| - Q'_{ss}) \left(\frac{t_{\text{ox}}}{\epsilon_{\text{ox}}} \right) + \phi_{ms} + 2|\phi_{Fp}| \\ &= [(3.89 \times 10^{-9}) - (10^{10})(1.6 \times 10^{-19})] \left[\frac{500 \times 10^{-8}}{(3.9)(8.85 \times 10^{-14})} \right] \\ &\quad - 0.83 + 2(0.228) \\ &= -0.341 \text{ V} \end{aligned}$$

说明：在此例中，虽然半导体是轻掺杂的，但是氧化层中的正电荷和功函数差一起，使得即使在零栅压时也足以形成电子反型层。在这种情况下，阈值电压为负值。

对于衬底为n型半导体材料的pMOSFET来说，栅电极需要施加负电压才能够使其表面发生反型，采用与前面类似的推导方法可以得出pMOSFET的阈值电压表达式为：

$$V_{TP} = (-|Q'_{SD}(\max)| - Q'_{ss})\left(\frac{t_{ox}}{\epsilon_{ox}}\right) + \phi_{ms} - 2\phi_{Fn}$$

其中：

$$\phi_{ms} = \phi'_m - \left(\chi' + \frac{E_g}{2e} - \phi_{Fn}\right)$$


$$|Q'_{SD}(\max)| = eN_d x_{dT}$$

$$x_{dT} = \left(\frac{4\epsilon_s \phi_{Fn}}{eN_d} \right)^{1/2}$$

$$\phi_{Fn} = V_t \ln \left(\frac{N_d}{n_i} \right)$$

当栅氧化层厚度为500Å，栅电极材料为金属铝，且栅氧化层中的固定正电荷面密度 Q_{SS} 分别取不同的数值时，PMOS场效应晶体管的阈值电压随着n型衬底掺杂浓度的变化关系如图所示。从图中可见，衬底的掺杂浓度越高，则器件的阈值电压越负；而栅氧化层中固定正电荷的面密度越大，则器件的阈值电压也同样越负。

pMOSFET的 V_T 随着p型衬底掺杂浓度的变化关系



Example

Design the semiconductor doping concentration to yield a specified threshold voltage.

Consider an aluminum–silicon dioxide–silicon MOS structure. The silicon is n type, the oxide thickness is $t_{ox} = 650 \text{ \AA}$, and the trapped charge density is $Q'_{ss} = 10^{10} \text{ cm}^{-2}$. Determine the doping concentration such that $V_{TP} = -1.0 \text{ V}$.

■ Solution

The solution to this design problem is not straightforward, since the doping concentration appears in the terms ϕ_{Fn} , x_{dT} , $Q'_{SD}(\text{max})$, and ϕ_{ms} . The threshold voltage, then, is a nonlinear function of N_d . Without a computer-generated solution, we resort to trial and error.

For $N_d = 2.5 \times 10^{14} \text{ cm}^{-3}$, we find

$$\phi_{Fn} = V_t \ln \left(\frac{N_d}{n_i} \right) = 0.252 \text{ V} \qquad x_{dT} = \left(\frac{4\epsilon_s \phi_{Fn}}{eN_d} \right)^{1/2} = 1.62 \text{ } \mu\text{m}$$

Then $|Q'_{SD}(\text{max})| = eN_d x_{dT} = 6.48 \times 10^{-9} \text{ C/cm}^2$

From Figure 6.21, $\phi_{ms} = -0.35$ V

The threshold voltage is

$$\begin{aligned} V_{TP} &= (-|Q'_{SD}(\text{max})| - Q'_{ss}) \left(\frac{t_{\text{ox}}}{\epsilon_{\text{ox}}} \right) + \phi_{ms} - 2\phi_{Fn} \\ &= \frac{[-(6.48 \times 10^{-9}) - (10^{10})(1.6 \times 10^{-19})](650 \times 10^{-8})}{(3.9)(8.85 \times 10^{-14})} - 0.35 - 2(0.252) \end{aligned}$$

which yields

$$V_{TP} = -1.006 \text{ V}$$

and is essentially equal to the desired result.

说明：负阈值电压表明n型衬底MOS电容器为增强型器件。在零栅压时反型层电荷为零，要想产生反型层电荷，必须负的栅压。

四、MOS电容的 $C-V$ (Capacitance-Voltage) 特性

MOS电容结构是MOS场效应晶体管的核心，通过研究MOS电容的 $C-V$ 特性，可以获得有关MOSFET以及Si-SiO₂界面的大量信息。

MOS电容定义为：

$$C = \frac{dQ}{dV}$$

上式中的 dQ 是当MOS电容两端的电压发生一个微分变化 dV 时，引起MOS电容一个极板上电荷量的微分变化量。该电容是一个小信号交流参数，它是在一个直流栅极偏置电压上叠加一个小信号的交流电压而测得的，因此该电容是外加直流栅电压的函数。

理想MOS电容的C-V特性

首先考虑理想MOS电容的C-V特性，然后在此基础上再来考虑各种非理想因素所带来的偏差。


考虑p型硅衬底MOS电容：

✓ 当 $V_G < 0$ 时，硅表面将感应出空穴的积累层。


此时如果MOS电容两端的电压发生一个很小的微分变化 dV ，就会引起MOS两端金属栅电极以及硅衬底表面空穴积累层中的电荷量发生一个微分变化 dQ ，注意这种电荷密度的微分变化就发生在氧化层的两侧，因此和平行板电容器类似。在表面为多数载流子积累的模式下，单位面积的MOS电容为：

$$C'(acc) = C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

外加负栅压时，理想的p型硅MOS电容呈现出表面多数载流子空穴积累状态的能带图




表面呈现多数载流子积累状态时，外加栅压的微分变化所引起MOS电容两端电荷微分变化的示意图




$$C'(acc) = C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

当对p型硅衬底的MOS电容外加正的栅极电压时，将会在半导体表面形成一个多数载流子空穴的耗尽区，其能带图为：



当半导体表面呈现载流子耗尽状态时，外加栅压的微分变化所引起MOS电容两端电荷微分变化的示意图



由图可知，当半导体表面呈现耗尽状态时，外加栅压的微分变化 dV 所引起的MOS电容两端电荷密度的微分变化 dQ' ，分别位于栅电极上和耗尽区中靠近硅衬底的底部区域，即此时栅氧化层电容与耗尽区电容是串联在一起的，外加栅压的微分变化 dV 首先将引起耗尽区宽度的微分变化 dx ，因此总的MOS结构电容可表示为：

$$\frac{1}{C'(depl)} = \frac{1}{C_{ox}} + \frac{1}{C'_{SD}}$$

$$C'(depl) = \frac{C_{ox} C'_{SD}}{C_{ox} + C'_{SD}}$$

其中：

$$C_{ox} = \epsilon_{ox} / t_{ox}, \quad C'_{SD} = \epsilon_s / x_d$$

在表面为耗尽状态时，总的MOS电容还可表示为：

$$C'(depl) = \frac{C_{ox}}{1 + \frac{C_{ox}}{C'_{SD}}} = \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right)x_d}$$


由上式可见，在MOS表面为耗尽状态时，总的MOS电容随着耗尽区宽度的不断展宽而逐渐减小。

前面已经定义了当表面达到临界强反型的阈值点时，耗尽区的宽度将达到最大，但是此时反型层的厚度仍然很薄，反型层中总的电子数量仍然可以近似为零，因此总的MOS电容达到最小值，为：


$$C'_{min} = \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right)x_{dT}}$$

表面达到临界强反型状态时，上述MOS电容结构的能带弯曲情况示意图

注意此时表面耗尽区宽度达到最大，但是反型层中的电子总数仍然可以忽略。



表面达到强反型状态之后，外加栅压的微分变化有可能引起的MOS电容两端面电荷密度微分变化的示意图



注意此时外加栅压的微分增量变化将有可能引起反型层中电子数的增量变化。


前提是反型层中电子数的变化必须能够跟得上外加栅极信号电压的变化速率。

表面达到强反型状态之后，如果反型层中电子数的变化能够跟得上外加栅极信号电压的变化速率，则单位面积总的MOS电容又可重新表示为：

$$C'(inv)=C_{ox}=\frac{\varepsilon_{ox}}{t_{ox}}$$

根据上面的分析，对于p型硅衬底的理想MOS电容结构，我们可以绘出其 $C-V$ 特性如下页图所示，其中的中等反型区，对应的就是这样这样一个过渡区域，在这个区域的两侧，一边是只有耗尽区电荷（即空间电荷区的电荷）密度随着栅极电压的改变而变化，另一边则是只有反型层中的电荷密度随着栅极电压的改变而变化。另外图中分别给出了包括高频小信号和低频小信号的两种 $C-V$ 特性情况。

p型硅衬底上的一个理想MOS电容结构的 $C-V$ 特性示意图，图中包括了高频小信号和低频小信号两种情况



值得注意的是图中对应于平带电压 V_{FB} （此处理想情况下 $V_{FB} = 0$ ）点的电容称为平带电容 C_{FB} ，平带情况介于表面多数载流子积累和表面多数载流子耗尽两种状态之间，单位面积平带电容可表示为：

$$C'_{FB} = \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right) \sqrt{\left(\frac{kT}{e}\right) \left(\frac{\epsilon_s}{eN_a}\right)}}$$

$$C'_{FB} = \frac{1}{\frac{t_{ox}}{\epsilon_{ox}} + \frac{L_D}{\epsilon_s}}$$

$$L_D = \sqrt{\frac{kT \epsilon_s}{e^2 N_a}}$$


德拜长度 L_D ，反映等离子体中一个重要的特性——电荷屏蔽效应。通过求解泊松方程获得。

由上式可见，平带电容是栅氧化层厚度以及硅衬底掺杂浓度的函数，它相当于是 $0.5V_t$ （表面势）在硅衬底表面所形成的耗尽区电容与栅氧化层电容相串联的结果，因为耗尽区的宽度可表示为：

$$x_d = \left(\frac{2\epsilon_s \phi_s}{eN_a} \right)^{1/2}$$

对于n型硅衬底的理想MOS电容结构，我们同样可以绘出其 C - V 特性如下页图所示，注意这里当外加栅极电压为正值时，硅衬底表面为多数载流子积累状态，而当外加栅极电压为负值时，硅衬底表面则逐步由耗尽状态转变为强反型状态，介于二者之间的则是所谓的中等反型状态。与p型硅衬底所不同的是这里仅包括了低频小信号的情况。另外对应于平带电压 V_{FB} 点的电容同样也称为平带电容 C_{FB} ，平带情况同样也是介于表面多数载流子积累和表面多数载流子耗尽两种状态之间。

n型硅衬底上的一个理想MOS电容结构的 C - V 特性示意图，图中仅包括了低频小信号的情况。



Example

Calculate C_{ox} , C'_{min} , and C'_{FB} for an MOS capacitor.

Consider a p-type silicon substrate at $T = 300$ K doped to $N_a = 10^{16} \text{ cm}^{-3}$. The oxide is silicon dioxide with a thickness of $550 \text{ \AA}$ and the gate is aluminum.

■ Solution

The oxide capacitance is

$$C_{\text{ox}} = \frac{\epsilon_{\text{ox}}}{t_{\text{ox}}} = \frac{(3.9)(8.85 \times 10^{-14})}{550 \times 10^{-8}} = 6.28 \times 10^{-8} \text{ F/cm}^2$$

To find the minimum capacitance, we need to calculate

$$\phi_{Fp} = -V_t \ln \left(\frac{N_a}{n_i} \right) = -(0.0259) \ln \left(\frac{10^{16}}{1.5 \times 10^{10}} \right) = -0.347 \text{ V}$$

and

$$x_{dT} = \left(\frac{4\epsilon_s |\phi_{Fp}|}{eN_a} \right)^{1/2} = \left[\frac{4(11.7)(8.85 \times 10^{-14})(0.347)}{(1.6 \times 10^{-19})(10^{16})} \right]^{1/2} = 0.30 \times 10^{-4} \text{ cm}.$$

Then

$$C'_{\min} = \frac{\epsilon_{\text{ox}}}{t_{\text{ox}} + \left(\frac{\epsilon_{\text{ox}}}{\epsilon_s} \right) x_{dT}} = \frac{(3.9)(8.85 \times 10^{-14})}{(550 \times 10^{-8}) + \left(\frac{3.9}{11.7} \right) (0.3 \times 10^{-4})} = 2.23 \times 10^{-8} \text{ F/cm}^2$$

We can note that

$$\frac{C'_{\min}}{C_{\text{ox}}} = \frac{2.23 \times 10^{-8}}{6.28 \times 10^{-8}} = 0.355$$

The flat-band capacitance is

$$\begin{aligned} C'_{FB} &= \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right) \sqrt{\left(\frac{kT}{e}\right) \left(\frac{\epsilon_s}{eN_a}\right)}} \\ &= \frac{(3.9)(8.85 \times 10^{-14})}{(550 \times 10^{-8}) + \left(\frac{3.9}{11.7}\right) \sqrt{(0.0259) \frac{(11.7)(8.85 \times 10^{-14})}{(1.6 \times 10^{-19})(10^{16})}}} \\ &= 5.03 \times 10^{-8} \text{ F/cm}^2 \end{aligned}$$

We can also note that

$$\frac{C'_{FB}}{C_{ox}} = \frac{5.03 \times 10^{-8}}{6.28 \times 10^{-8}} = 0.80$$

说明： C'_{min} 与 C_{ox} 之比以及 C'_{FB} 与 C_{ox} 之比是从 C - V 曲线中得到的典型值。


频率效应的影响

前面分析理想MOS电容 $C-V$ 特性的过程中，特别强调了当外加栅极电压使得表面达到强反型状态之后，“如果反型层中电子数的变化能够跟得上外加栅极信号电压的变化速率”，则单位面积下总的MOS电容又可重新表示为栅氧化层的电容。这里主要考虑的因素就是反型层中电子的来源。


反型层中电子的来源主要有两个：(1) p型衬底中少数载流子电子通过扩散流向硅表面；(2) 通过空间电荷区中电子-空穴对的热产生过程形成。

这两个过程都是需要一定的时间才能完成的，因此反型层中的电子浓度不可能跟随栅极电压快速变化。如果外加栅极交流信号变化速率太快，则反型层中的电荷变化就不可能对栅极交流信号做出响应。

表面达到强反型之后，外加**高频**栅极信号电压的微分变化所引起的MOS电容两端微分电荷变化示意图



表面达到强反型之后，外加**低频**栅极信号电压的微分变化所引起的MOS电容两端微分电荷变化




由上述分析可见，表面达到强反型之后，在外加高频栅极信号电压的作用下，等效的MOS电容仍然表现为最小值，即：

$$C'_{\min} = \frac{\varepsilon_{ox}}{t_{ox} + \left(\frac{\varepsilon_{ox}}{\varepsilon_s}\right)x_{dT}}$$

通常情况下，MOS电容的高频 $C-V$ 特性一般是在1MHz的信号频率下测得的，而低频 $C-V$ 特性则是在5~100Hz的信号频率下测得的，典型的高低频条件下MOS电容的 $C-V$ 特性如图所示。

高频与低频条件下，p型衬底MOS电容的 C - V 特性



氧化层中固定电荷和界面电荷的影响


至此，我们讨论的都是理想的MOS电容结构的 $C-V$ 特性。而实际的情况则是栅氧化层及其与硅衬底的界面处往往会有一定的固定电荷，这些固定电荷的存在则会改变MOS电容的 $C-V$ 特性。

前面已经介绍过，栅氧化层中的电荷会影响MOS结构的阈值电压，这种影响主要体现在平带电压 V_{FB} 上，即：

$$V_{FB} = \phi_{ms} - \frac{Q'_{ss}}{C_{ox}}$$

其中 ϕ_{ms} 是金属与半导体的功函数差，而 Q'_{ss} 则是栅氧化层中等效的固定电荷密度。

不同 Q_{ss} '条件下, p型衬底MOS电容的高频 $C-V$ 特性示意图




利用上述实际测得的MOS电容 $C-V$ 特性，可以确定栅氧化层中的等效电荷密度。

对于一个实际的MOS结构来说，其 C_{ox} 和 ϕ_{ms} 都是已知的，因此其理想情况下的平带电压 V_{FB} 和平带电容 C_{FB} 也是可以计算出来的。通过实验测得其实际平带电压与理想情况下平带电压之间的偏移量 ΔV_{FB} ，就可以计算出栅氧化层中的等效电荷密度 Q_{ss}' 。

这种测试手段对于实际MOSFET特性的诊断分析是一种非常有效的方法，特别是对于MOSFET辐射特性的分析更是十分有用的一种技术。因为MOSFET在受到核辐射的情况下，其栅氧化层中会诱生出大量的固定电荷，从而引起MOSFET阈值电压的漂移和器件特性的退化，导致MOSFET有效工作寿命的缩短。

除了栅氧化层中的固定电荷之外，在栅氧化层与硅衬底的界面处还有可能存在大量界面电荷，这些界面电荷主要是由Si-SiO₂界面处的界面态决定的。




界面态：在硅衬底的表面，由于周期性晶格点阵的中断，从而在禁带中引入了大量可能的电子能态，这些电子能态通常就称为界面态。

与栅氧化层中固定电荷所不同的是，电子可以在界面态和硅衬底材料之间流动。界面态上的净电荷数量取决于界面处费米能级在禁带中的相对位置。


- 一般而言，受主界面态往往存在于禁带中的上半部分，而施主界面态则存在于禁带中的下半部分。
- 当受主界面态位于费米能级以上时表现为电中性的，而当其位于费米能级以下时则表现为带负电的；
- 对于施主界面态，当其位于费米能级以下时表现为电中性的，而当其位于费米能级以上时则表现为带正电的；

由此可见，界面态所带的电荷通常取决于MOS电容结构上所外加的电压。


对于p型硅衬底的MOS电容结构来说，当外加负的栅极电压使得硅衬底表面呈现为多数载流子积累状态时，表面能带将往上弯曲，原来表现为电中性的表面施主态将上升到费米能级之上，从而释放出电子，因此界面态将带正电，根据平带电压的表达式，此时MOS结构的平带电压将会向负的方向偏移，整个MOS结构的 $C-V$ 特性也将会向左平移。



当外加正的栅极电压使得硅衬底表面的能带往下弯曲时，如果表面能带的弯曲使得费米能级恰好与表面处的本征费米能级相重合，即费米能级恰好位于表面呈现电中性的施主能态和表面呈现电中性的受主能态之间的分界点位置，此时界面态表现为电中性，这种偏置条件通常称为**禁带中点条件**。




当外加正的栅极电压使得硅衬底的表面能带进一步下弯时，将会使得原来表现为电中性的表面受主态下降到费米能级之下，从而接受大量电子，因此界面态将带负电，根据 V_{FB} 表达式，MOS结构的平带电压将会向正的方向偏移， $C-V$ 特性也将会向右平移。



由上述分析可见，在栅极电压由负值向正值扫描的过程中，界面态电荷的数量和符号均发生变化，由带正电逐步转化为带负电，因此整个 $C-V$ 特性也分别向两侧拉伸。

利用MOS电容结构的这种 $C-V$ 特性，我们同样可以对半导体器件的制造工艺进行诊断和监控，因为MOS电容结构 $C-V$ 特性特性曲线的平移反映了栅氧化层中固定电荷的存在，而类似上述 $C-V$ 特性特性曲线向两侧的拉伸则反映了Si-SiO₂界面处的施主界面态和受主界面态的存在。如图所示，即为有施主界面态和受主界面态存在时的MOS电容结构 $C-V$ 特性曲线，可见当表面为积累状态时，平带电压变小；而当表面逐渐进入反型状态时，阈值电压则增大。

有施主和受主界面态存在时的MOS电容 $C-V$ 特性



五、MOSFET的 I - V 特性：基本的物理概念


1. 首先讨论增强型nMOSFET

➤ $V_{GS} < V_T$ 时，p型硅衬底表面尚未形成反型的导电沟道，假设器件的源极S与衬底B接地，源漏之间的电压 V_{DS} 比较低，此时由于硅衬底表面没有形成导电沟道，而漏极与衬底之间的pn结又处于反偏状态，因此源漏之间的电流为零（忽略pn结的反向漏电流）。


➤ $V_{GS} > V_T$ 时，p型硅衬底表面则开始形成反型的导电沟道，此时在外加的源漏电压 V_{DS} 作用下，电子将由源区经过沟道流向漏区，因此器件的漏极电流 I_D 将由漏极流入，经过沟道由源极流出。

➤ 注意，无论在上述哪种情况下，由于栅氧化层的绝缘特性，器件的栅极都没有稳定的电流流过。

硅衬底表面尚未形成反型导电沟道时，漏极电流为零。



硅衬底表面形成反型导电沟道之后，漏极电流不为零。



定性分析n沟MOSFET的电流-电压特性：

➤首先分析长沟MOSFET，如上图所示。器件中存在**纵向**和**横向**两个电场，其中栅氧化层中的纵向(垂直)电场 $\mathcal{E}_{ox}$ 是由 V_G 产生的，由此形成沟道区的反型层；而沟道区的横向(水平)电场 $\mathcal{E}_D$ 则是由 V_{DS} 产生的，由此形成源漏之间的反型沟道电子电流。

➤对于长沟MOSFET来说，这两个电场的作用可以相互**独立地**来处理。而随着MOSFET沟道长度 L 的不断缩短，沟道中的电荷将同时与这两个电场相关，这时就必须考虑所谓的**短沟道效应**，一般当MOSFET的沟道长度在 $2\mu\text{m}$ 以上时，就可以将其作为长沟器件来处理。

当器件源漏之间的外加电压 V_{DS} 比较低时，可以将其沟道区简单地看作是一个电阻，因此：

$$I_D = g_d V_{DS}$$

其中 g_d 定义为当MOSFET源漏电压 V_{DS} 趋于零时的沟道电导，其具体的表达式为：

$$g_d = \frac{W}{L} \mu_n |Q_n'|$$

$$\sigma = ne\mu_n$$

$$g_d = \sigma \frac{S}{L} = ne\mu_n \frac{W\delta}{L} = \frac{W}{L} \mu_n |Q_n'|$$

上式中 μ_n 是反型层中电子的迁移率， Q_n' 是单位面积反型层中的电荷量， W 和 L 分别是器件的沟道长度和沟道宽度。这里暂时假设MOSFET反型层中电子的迁移率为常数，不随外加电压或沟道区掺杂浓度的改变而发生变化。

反型层中的电荷密度是单位面积栅氧化层电容 C_{ox} 以及栅电极上所外加的超出阈值电压之外的过剩栅极电压 $(V_{GS}-V_{TN})$ 的函数，即：

$$|Q'_n| = C_{ox}(V_{GS} - V_{TN})$$

上式所体现的正是MOSFET的作用，反型层中的电荷密度是栅源电压的函数，因此MOSFET的沟道电导受到栅电压的调制作用。

利用上述各式，不难得出，对于比较低的源漏电压 V_{DS} 值，MOSFET的漏极电流 I_D 为：


$$I_D = \frac{W}{L} \mu_n C_{ox} (V_{GS} - V_{TN}) V_{DS}$$

不同 V_{GS} 条件下， I_D 随 V_{DS} 的变化关系如图所示。


几个不同的 V_{GS} 条件下, I_D 随 V_{DS} 的变化关系

从图中可见, 当 V_{GS} 小于 V_T 时, 漏极电流为零; 而当 V_{GS} 大于 V_T 后, 沟道反型层电荷密度将不断增加, 因此沟道电导也将不断增大, 即图中 I_D 随 V_{DS} 变化的斜率随着 V_{GS} 的增加而不断增大。

源漏电压 V_{DS} 比较低的情形



没有漏电压时沟道电荷分布




接下来分析源漏电压 V_{DS} 对MOSFET反型沟道导电特性的影响，前提条件还是 $V_{GS} > V_T$ 。

➤首先，反型层的厚度实际上反映了沟道电荷的密度，在 V_{DS} 比较小的情况下，**沿着沟道长度方向各处的反型层厚度基本保持均匀**，因此 I_D 随着 V_{DS} 变化的斜率也基本保持不变。


➤随着 V_{DS} 的增大，MOSFET漏极电压升高，因此靠近漏端处栅氧化层上的压降将不断减小，漏区附近反型层中的电荷密度也将不断下降，由此导致MOSFET沟道漏端的微分增量电导下降（即微分增量电阻增大），因此 I_D 随着 V_{DS} 变化曲线的斜率也将逐渐减小。

➤上述变化趋势可以非常直观地从实际MOSFET的 I - V 特性曲线上看出。


在 V_{DS} 比较小的情况下, I_D 随着 V_{DS} 变化的斜率也基本上保持不变。



随着 V_{DS} 不断增大，MOSFET漏区附近反型层中的电荷密度将不断下降，因此 I_D 随着 V_{DS} 变化曲线的斜率也将逐渐减小。



漏电压较小时沟道电荷分布



当 V_{DS} 继续增大，使得MOSFET漏端处栅氧化层上的压降恰好等于 V_T 时，漏端附近沟道中的反型电荷数也将恰好为零，此时MOSFET沟道漏端的微分增量电导将下降为零，因此 I_D 随着 V_{DS} 变化曲线的斜率也将减小为零，此时满足：


$$V_{GS} - V_{DS}(sat) = V_T$$

即：
$$V_{DS}(sat) = V_{GS} - V_T$$


其中 $V_{DS}(sat)$ 就是使得漏端附近沟道中的反型电荷密度为零时的源漏电压。

当 V_{DS} 继续增大超过 $V_{DS}(sat)$ 之后，反型层中电荷密度恰好为零的点（通常称为沟道夹断点）也将逐渐向源端移动，沟道反型层的长度将缩短为 $(L-\Delta L)$ 。


当 V_{DS} 继续增大，使得MOSFET漏端处栅氧化层上的压降恰好等于 V_T 时，漏端附近沟道中的反型电荷数也将减小为零，沟道漏端的微分增量电导将下降为零，因此 I_D 随着 V_{DS} 变化曲线的斜率也将减小为零。




漏端沟道夹断时电荷分布



当 V_{DS} 继续增大超过 $V_{DS}(\text{sat})$ 之后，反型层中电荷密度恰好为零的点（即沟道夹断点）将逐渐向器件的源端移动，因此沟道中反型层的长度将缩短为 $(L-\Delta L)$ 。




漏端电压较大时电荷分布



- 当MOSFET沟道漏端出现夹断之后，电子将继续由器件的源区流入沟道，并在夹断点处注入到空间电荷区中，然后被空间电荷区中的横向电场拉向漏区。如果假设沟道反型层的缩短量 ΔL 相对于原始沟道长度 L 来说很小的话，那么漏极电流 I_D 在 $V_{DS} > V_{DS}(\text{sat})$ 之后将保持为一个常数不变，此时我们称MOSFET进入了饱和区。
- 如果 V_{GS} 改变，一方面， $I_D \sim V_{DS}$ 变化曲线起始端附近的斜率将改变；另一方面，出现漏极电流饱和的 $V_{DS}(\text{sat})$ 值也将改变。由此我们可以得到关于n型沟道增强型MOSFET的一组 I - V 特性曲线族，其中栅源电压 V_{GS} 是一组参变量。图中虚线左侧为非饱和区，虚线右侧则为饱和区。

n沟增强型MOSFET的一组*I*-*V*特性曲线族



图中虚线左侧为非饱和区，虚线右侧则为饱和区。

由上述分析可知，前面给出的非饱和区MOSFET漏极电流公式必须做出适当的修正，以便反映上述非线性特性。我们在后面的定量分析中将会证明，非饱和区中，MOSFET的漏极电流满足：

$$I_D = \frac{W}{L} \mu_n C_{ox} \left[(V_{GS} - V_{TN}) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

或：

$$I_D = \frac{W}{L} \frac{\mu_n C_{ox}}{2} \left[2(V_{GS} - V_{TN}) V_{DS} - V_{DS}^2 \right]$$

由上式可见，当 V_{DS} 很小的情况下，上式即可简化为：

$$I_{DS} = \frac{W}{L} \mu_n C_{ox} (V_{GS} - V_{TN}) V_{DS}$$

定义MOSFET的导通参数为：

$$K_n = \frac{W}{L} \frac{\mu_n C_{ox}}{2}$$

同时还可以定义器件的工艺导通参数为：

$$k'_n = \mu_n C_{ox}$$

一般说来，对于一个给定的工艺技术来说，工艺导通参数通常保持为一个常数，根据：

$$K_n = \frac{W}{L} \frac{k'_n}{2}$$

可知，MOSFET沟道区的宽长比 W/L ，是决定其 $I-V$ 特性最重要的设计参数。

因此，MOSFET非饱和区的电流方程最后可以进一步表示为：

$$I_D = K_n \left[2(V_{GS} - V_{TN})V_{DS} - V_{DS}^2 \right]$$

根据该方程得到的MOSFET的 I - V 特性曲线如图所示。我们还可以根据该方程求出电流达到峰值点时的源漏电压为：

$$V_{DS}(sat) = V_{GS} - V_{TN}$$

上式正是源漏饱和电压的表达式。将上式代入到电流公式中，即可得到MOSFET饱和区的电流方程为：


$$I_D = K_n (V_{GS} - V_{TN})^2$$

根据上式绘出的几种不同的栅源电压 V_{GS} 条件下，MOSFET处于非饱和区的 I_D - V_{DS} 特性曲线

从图中可见，在非饱和区中，源漏电流随着源漏电压的变化呈抛物线关系，其中峰值点的位置为：

$$V_{DS} = V_{GS} - V_{TN}$$

此点也就是开始进入临界饱和区的起点



总结： nMOSFET总的电流-电压方程为：

$$I_D = \begin{cases} 0 & V_{GS} < V_{TN} \\ K_n \left[2(V_{GS} - V_{TN})V_{DS} - V_{DS}^2 \right] & V_{GS} \geq V_{TN} \quad V_{DS} < V_{GS} - V_{TN} \\ K_n (V_{GS} - V_{TN})^2 & V_{GS} \geq V_{TN} \quad V_{DS} \geq V_{GS} - V_{TN} \end{cases}$$

其中 $K_n = \frac{W}{L} \frac{\mu_n C_{ox}}{2}$

上述方程通常称为Sah方程，它是由华裔科学家萨支唐 (C.T. Sah) 先生最早提出的。

上述分析中实际上隐含地假设了所讨论的nMOSFET都是增强型的器件，即 $V_{TN} > 0$ 。但上述这组 I - V 特性方程对于 $V_{TN} < 0$ 的耗尽型nMOSFET也是完全适用的。

Example

Design the width of a MOSFET such that a specified current is induced for a given applied bias.

Consider an ideal n-channel MOSFET with parameters $L = 1.25 \mu\text{m}$, $\mu_n = 650 \text{ cm}^2/\text{V}\cdot\text{s}$, $C_{\text{ox}} = 6.9 \times 10^{-8} \text{ F/cm}^2$, and $V_T = 0.65 \text{ V}$. Design the channel width W such that $I_D(\text{sat}) = 4 \text{ mA}$ for $V_{GS} = 5 \text{ V}$.

■ Solution

We have, from Equations (6.51) and (6.52),


$$I_D(\text{sat}) = \frac{W\mu_n C_{\text{ox}}}{2L} (V_{GS} - V_{TN})^2$$

$$\text{or} \quad 4 \times 10^{-3} = \frac{W(650)(6.9 \times 10^{-8})}{2(1.25 \times 10^{-4})} \cdot (5 - 0.65)^2 = 3.39W$$

$$\text{Then} \quad W = 11.8 \mu\text{m}$$

说明： MOSFET的电流大小与沟道宽度 W 成正比。提高 W 可以提高MOSFET的电流控制能力。

2. 分析耗尽型nMOSFET



耗尽型的nMOSFET

从图中可见，在器件外加栅源电压为零（即 $V_{GS} = 0$ ）时，栅氧化层下方的硅衬底表面已经有一层n型导电沟道区存在，这层n型导电层既可以是由于金属-半导体的功函数差以及栅氧化层中的固定正电荷而感应引起的，也可以是通过离子注入技术专门制备的。


如果一个耗尽型nMOSFET的导电沟道完全是由于金属-半导体的功函数差以及栅氧化层中的固定正电荷而引起的，则其电流-电压方程完全与我们在前面讨论过的增强型nMOSFET相同，**只是需要将其阈值电压 V_{TN} 改为负值**即可。

另一方面，如果一个耗尽型nMOSFET的导电沟道是采用n型杂质的离子注入或n型材料的外延生长技术专门制备的，情况则有所不同，此时需要在栅电极上外加一个负电压，才能在n型沟道区表面形成耗尽区，从而减小表面导电沟道的厚度，最终减小耗尽型n沟MOSFET的漏极电流；如果在栅电极上外加一个正电压，则会在n型沟道区表面形成电子的积累层，从而进一步减小器件沟道区的导通电阻，最终使得耗尽型nMOSFET的漏极电流增大。

值得注意的是，对于一个采用n型杂质离子注入或n型材料外延生长技术专门制备的耗尽型nMOSFET来说，要使器件在栅电极上外加负栅压时能够被有效地关断，一个基本的要求就是n型沟道区的厚度必须要小于表面最大耗尽区的宽度，否则，无论外加的负栅压绝对值有多大，这个耗尽型的nMOSFET都会出现沟道关不断的现象。

一个典型的耗尽型nMOSFET的 I - V 特性如图所示，与增强型器件类似，图中同样也可以分为非饱和区和饱和区两个区域，所不同的是，这里当 $V_{GS}=0$ 时，器件的漏极电流仍然比较大，只有当 V_{GS} 达到某个特定的负值 V_{TN} （通常也称为夹断电压）时，器件的漏极电流才会减小为零。

n沟耗尽型MOSFET的一组 I_D - V_{DS} 特性曲线，注意图中当 $V_{GS}=0$ 时，漏极电流仍然比较大，因为 $V_{TN}<0$



与增强型器件类似，图中虚线左侧为非饱和区，虚线右侧则为饱和区，二者的分界线为：

$$V_{DS}(sat) = V_{GS} - V_T$$


利用MOSFET的 $I-V$ 特性可以提取MOSFET的**阈值电压**和沟道区中载流子的**迁移率**。当MOSFET的源漏电压 V_{DS} 固定为一个**非常小**的数值时，非饱和区的漏极电流表达式可简化为：

$$I_D = \frac{W}{L} \mu_n C_{ox} (V_{GS} - V_{TN}) V_{DS}$$

根据上式，在保持 V_{DS} 不变的前提下，绘出器件源漏电流 I_D 随栅源电压 V_{GS} 的变化曲线，则为一条直线，如下页图所示。实际测得的数据在 V_{GS} 比较小的区域与直线有所偏离，原因在于**亚阈值区**的电导特性使得器件在 $V_{GS} < V_{TN}$ 时并未完全关断；在 V_{GS} 比较大的区域也与直线有所偏离，这是因为沟道载流子的迁移率在栅极电压比较高时也会有所下降。

MOSFET漏极电流 I_D 随栅源电压 V_{GS} 的变化关系，其中 V_{DS} 固定为一个很小的数值。

从图中可见，当器件漏极电流 I_D 为零时，直线与横轴的截距即为器件的阈值电压 V_{TN} ，而直线的斜率则与沟道载流子的迁移率成正比。



同样，如果利用MOSFET的饱和区电流方程：

$$I_D = K_n (V_{GS} - V_{TN})^2$$

可得：

$$\sqrt{I_D(sat)} = \sqrt{\frac{W \mu_n C_{ox}}{2L}} (V_{GS} - V_{TN})$$


根据上述方程，我们同样可以绘出类似的变化关系曲线（实际上也是一条直线），该直线与横轴的截距也是MOSFET的阈值电压 V_{TN} ，而该直线的斜率同样也与沟道中载流子的迁移率成正比。注意，这里器件的源漏电压 V_{DS} 必须确保MOSFET处于饱和区。

另外，需要说明的是，这样提取的阈值电压可能会与非饱和区提取的结果有所区别。

利用MOSFET饱和区电流方程提取器件阈值电压和沟道区中载流子迁移率的示意图

从图中可见，当器件漏极电流 I_D 为零时，直线与横轴的截距即为器件的阈值电压 V_{TN} ，而直线的斜率则与沟道区中载流子的迁移率成正比。

注意：直线A代表增强型nMOSFET，而直线B则代表耗尽型nMOSFET。



Example

Determine the inversion carrier mobility from experimental results.

Consider an n-channel MOSFET with $W = 15 \mu\text{m}$, $L = 2 \mu\text{m}$, and $C_{\text{ox}} = 6.9 \times 10^{-8} \text{ F/cm}^2$. Assume that the drain current in the nonsaturation region for $V_{DS} = 0.10 \text{ V}$ is $I_D = 35 \mu\text{A}$ at $V_{GS} = 1.5 \text{ V}$ and $I_D = 75 \mu\text{A}$ at $V_{GS} = 2.5 \text{ V}$.

■ Solution

From Equation (6.58), we can write

$$I_{D2} - I_{D1} = \frac{W\mu_n C_{\text{ox}}}{L} (V_{GS2} - V_{GS1}) V_{DS}$$

so that $75 \times 10^{-6} - 35 \times 10^{-6} = \left(\frac{15}{2}\right) \mu_n (6.9 \times 10^{-8})(2.5 - 1.5)(0.10)$

which yields $\mu_n = 773 \text{ cm}^2/\text{V}\cdot\text{s}$

说明：因为表面散射，反型层载流子的迁移率小于体材料迁移率。

3. 分析pMOSFET

对于pMOSFET来说，完全可以采用相同的分析方法。
如图为一个增强型p沟MOSFET，注意其电流方向和电压极性都恰好与nMOSFET相反。


当满足 $0 < V_{SD} < V_{SD}(\text{sat})$ 时，器件处于非饱和区，其电流方程为：

$$I_D = \frac{W}{L} \frac{\mu_p C_{ox}}{2} [2(V_{SG} + V_{TP})V_{SD} - V_{SD}^2]$$

或者：
$$I_D = K_p [2(V_{SG} + V_{TP})V_{SD} - V_{SD}^2]$$

其中：
$$K_p = \frac{W}{L} \frac{\mu_p C_{ox}}{2} = \frac{W}{L} \frac{k'_p}{2}$$

增强型p沟MOSFET的横截面图及其偏置示意图



当满足 $V_{SD} > V_{SD}(\text{sat})$ 时，器件处于饱和区，其电流方程为：

$$I_D = K_p (V_{SG} + V_{TP})^2$$

其中器件的源漏饱和电压为：

$$V_{SD}(\text{sat}) = V_{SG} + V_{TP}$$

需要注意的是，对于pMOSFET来说，当其阈值电压小于零时，为增强型器件；而当其阈值电压大于零时，则为耗尽型器件。

总结nMOSFET和pMOSFET的*I-V*关系

NMOS	PMOS
Transition point $V_{DS}(\text{sat}) = V_{GS} - V_{TN}$	Transition point $V_{SD}(\text{sat}) = V_{SG} + V_{TP}$
Nonsaturation bias $[V_{DS} \leq V_{DS}(\text{sat})];$ $I_D = K_n [2(V_{GS} - V_{TN})V_{DS} - V_{DS}^2]$	Nonsaturation bias $[V_{SD} \leq V_{SD}(\text{sat})];$ $I_D = K_p [2(V_{SG} + V_{TP})V_{SD} - V_{SD}^2]$
Saturation bias $[V_{DS} \geq V_{DS}(\text{sat})];$ $I_D = K_n (V_{GS} - V_{TN})^2$	Saturation bias $[V_{SD} \geq V_{SD}(\text{sat})];$ $I_D = K_p (V_{SG} + V_{TP})^2$

Example

Determine the conduction parameter and current in a p-channel MOSFET.

Consider a p-channel MOSFET with parameters $\mu_p = 300 \text{ cm}^2/\text{V}\cdot\text{s}$, $C_{\text{ox}} = 6.9 \times 10^{-8} \text{ F/cm}$, $(W/L) = 10$, and $V_{TP} = -0.65 \text{ V}$. Determine the conduction parameter K_p and find the maximum current at $V_{SG} = 3 \text{ V}$.

■ Solution

We have

$$\begin{aligned} K_p &= \frac{W\mu_p C_{\text{ox}}}{2L} = \frac{1}{2}(10)(300)(6.9 \times 10^{-8}) \\ &= 1.04 \times 10^{-4} \text{ A/V}^2 = 0.104 \text{ mA/V}^2 \end{aligned}$$

The maximum current occurs when the transistor is biased in the saturation region, or

$$I_D = K_p(V_{SG} + V_{TP})^2 = 0.104[3 + (-0.65)]^2 = 0.574 \text{ mA}$$

说明：当宽长比 W/L 相同时，pMOSFET的导通参数 K_p 大约是nMOSFET的1/2到1/3，这是因为空穴的迁移率小。

MOSFET的I-V特性：数学推导

前面定性分析了MOSFET的*I-V*特性，下面将详细推导MOSFET的*I-V*特性。我们的推导过程主要基于下述五个基本假设条件（前提）：

(1) 器件沟道电流是**漂移电流**，而非扩散电流；

(2) 栅氧化层中没有电流流过；

(3) **缓变沟道近似**；

$$\partial \mathcal{E}_y / \partial y \gg \partial \mathcal{E}_x / \partial x$$

x 为沟道方向， y 为垂直沟道方向，此假设也就意味着沟道区横向电场保持恒定；

(4) 氧化层中的固定电荷均可等效为Si-SiO₂界面处的面电荷；

(5) 沟道区中的载流子迁移率保持为常数。


补充知识:

缓变沟道近似 $Gradual\ channel\ approximation$ (GCA) 是用来分析长沟晶体管伏安特性的一种近似模型。GCA即是：①认为在栅结势垒中主要是垂直沟道 (y 方向) 的电场 $E(y)$ 的作用, 而沿着沟道方向 (x 方向) 的电场 $E(x)$ 很弱, 即有 $E(y) \gg E(x)$, 并且等位面在栅结势垒中是 $\perp y$ 方向的(即与沟道平行), 则沟道宽度沿着 x 方向基本上不变, 或者说是缓变的。于是栅结势垒宽度只受到 $E(y)$ 的控制, 求解其中的Poisson方程即可得到势垒宽度。②沟道电流 I_d 主要是受到 $E(x)$ 的控制, 即有 $I_d = A(x)e\mu_n N_d E(x)$ 。

总之, GCA就是用两组相互垂直的等位面来描述 $E(x)$ 和 $E(y)$ 的作用, 即是把 $E(x)$ 和 $E(y)$ 的作用分开来考虑, 即认为栅结势垒宽度只决定于 $E(y)$, 沟道电流只决定于 $E(x)$ 。但是在沟道被夹断的区域, 该近似不适用(因 $E(x)$ 不再缓变); 对短沟道器件, 该近似也不适用, 故GCA只适用于长沟道器件。

用于推导 MOSFET 电流 - 电压特性方程的长沟道 MOSFET 示意图

仍以n沟MOSFET为例



注意图中的 x 、 y 、 z 方向分别表示器件沟道的长度方向、深度方向、宽度方向

根据欧姆定律有: $J_x = \sigma \mathcal{E}_x$

其中 σ 是器件导电沟道的电导率, $\mathcal{E}_x$ 是由漏源电压所建立的沿着沟道长度方向的电场强度, 其中沟道电导率可表示为: $\sigma = e\mu_n n(y)$

其中 μ_n 是器件导电沟道中电子的迁移率, $n(y)$ 是反型层中不同深度处的电子浓度。通过对沟道截面 y 、 z 两个方向进行积分, 可以得到沟道中的总电流为:

$$I_x = \int_y \int_z J_x dydz = \int_y \int_z \sigma \mathcal{E}_x dydz = \int_y \int_z e\mu_n n(y) \mathcal{E}_x dydz = -W \mu_n Q'_n \mathcal{E}_x$$

其中: $Q'_n = -\int e n(y) dy$

Q_n' 为导电沟道中反型载流子的面电荷密度，对n沟MOSFET来说为负值； W 为器件的沟道宽度，它是对 z 方向进行积分得到的结果。

在下面的分析推导中，我们将应用两个主要的物理原理：电中性原理和高斯定理。


下图所示为n沟MOSFET在 $V_{GS} > V_T$ 时的电荷分布情况。图中所有的电荷都是以单位面积下的电荷密度形式给出的，根据电中性原理不难得到：

$$Q_m' + Q_{ss}' + Q_n' + Q_{SD}'(\max) = 0$$

对n沟MOSFET来说，式中的反型层载流子电荷和最大耗尽区宽度中的电离受主电荷均为负值。

当 $V_{GS} > V_T$ 时，一个n沟MOSFET中的电荷密度分布情况示意图。

其中栅电极上的感应电荷和栅氧化层中的固定电荷均为正值，而沟道反型层中的载流子电荷和最大耗尽区宽度中的离化受主电荷则均为负值。




对图中所示的1-2-3-4封闭曲面应用高斯定理可得

$$\oint_S \varepsilon \mathcal{E}_n dS = Q_T$$

Q_T 是1-2-3-4封闭曲面所包围的总电荷量； $\mathcal{E}_n$ 是指向曲面外部的电场在曲面法线方向上的分量。

由于整个曲面必须是全封闭的，因此还应考虑 z 方向两端的情况。但是电场强度在 z 方向的分量为零，故 z 方向两端的面积分也为零。



根据缓变沟道近似可知，曲面1-2上的积分之和应为零；曲面3位于电中性的p型区，因此该曲面上的电场强度也为零。因此只有曲面4上的积分不为零，上述封闭曲面上总的积分为：

$$\oint_S \varepsilon \mathcal{E}_n dS = -\varepsilon_{ox} \mathcal{E}_{ox} W dx = Q_T$$


上式中 ε_{ox} 是栅氧化层的介电常数，封闭曲面所包围的总电荷为：

$$Q_T = [Q'_{ss} + Q'_n + Q'_{SD}(\max)] W dx$$

联立上述两式可得：


$$-\varepsilon_{ox} \mathcal{E}_{ox} = Q'_{ss} + Q'_n + Q'_{SD}(\max)$$

设MOSFET源端接地，沟道中 x 位置处的电势为 V_x ，沟道中 x 位置处栅氧化层上的压降为 V_{OX}



V_{OX} 应为 V_{GS} 、 V_x 以及金属-半导体功函数差的函数。

器件沟道中 x 位置处整个MOS结构的能带图



$$V_{GS} - V_x = (\phi'_m + V_{ox}) - \left(\chi' + \frac{E_g}{2e} - \phi_s + |\phi_{Fp}| \right) \quad 177$$

根据费米能级差与外加电压的关系可得：

$$E_{Fp} - E_{Fm} = e(V_{GS} - V_x) \quad \phi_{ms} = \phi'_m - \left(\chi' + \frac{E_g}{2e} + |\phi_{Fp}| \right)$$

根据上述能带图可得：

$$V_{GS} - V_x = (\phi'_m + V_{ox}) - \left(\chi' + \frac{E_g}{2e} - \phi_s + |\phi_{Fp}| \right)$$

上式可进一步简化为：

$$V_{GS} - V_x = V_{ox} + 2|\phi_{Fp}| + \phi_{ms}$$

其中 ϕ_{ms} 是金属-半导体材料的功函数差，强反型时半导体的表面势为：

$$\phi_s = 2|\phi_{Fp}|$$

栅氧化层中的电场强度可表示为：

$$\mathcal{E}_{ox} = \frac{V_{ox}}{t_{ox}}$$

$$V_{ox} = (V_{GS} - V_x) - (2|\phi_{Fp}| + \phi_{ms})$$

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

$$-\epsilon_{ox} \mathcal{E}_{ox} = -\frac{\epsilon_{ox}}{t_{ox}} [(V_{GS} - V_x) - (\phi_{ms} + 2|\phi_{Fp}|)]$$

$$= Q'_{ss} + Q'_n + Q'_{SD}(\max)$$

$$V_{TN} = \frac{|Q'_{SD}(\max)|}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} + 2|\phi_{Fp}|$$

利用阈值电压 V_T 的表达式，上式可进一步简化为：

$$Q'_n = -C_{ox} \left[(V_{GS} - V_x) - (\phi_{ms} + 2|\phi_{Fp}|) - \frac{Q'_{ss}}{C_{ox}} - \frac{Q'_{SD}}{C_{ox}} \right]$$

$$Q'_n = -C_{ox} (V_{GS} - V_T - V_x)$$

由此可得MOSFET沟道中的总电流为：

$$I_x = -W \mu_n Q'_n \mathcal{E}_x = -W \mu_n C_{ox} \frac{dV_x}{dx} (V_{GS} - V_x - V_T)$$

$$\text{式中 } \mathcal{E}_x = \frac{dV_x}{dx}$$

$\mathcal{E}_x$ 为器件沟道中沿着源漏方向的横向电场强度。设沟道中载流子的迁移率为常数，对nMOSFET来说， $I_x = -I_D$ ，将上述器件沟道电流方程对整个沟道长度进行积分可得：

$$\int_0^L I_x dx = -W \mu_n C_{ox} \int_{V_x(0)}^{V_x(L)} [(V_{GS} - V_T) - V_x] dV_x$$

最后可得器件的漏极电流为：

$$I_D = \frac{W \mu_n C_{ox}}{2L} [2(V_{GS} - V_{TN})V_{DS} - V_{DS}^2]$$

上式适用的条件为： $V_{GS} > V_T$ 且 $0 < V_{DS} < V_{DS}(\text{sat})$

对上述电流方程求偏导数，利用： $\partial I_D / \partial V_{DS} = 0$

可求出电流的峰值点位置为：

$$V_{DS} = V_{DS}(sat) = V_{GS} - V_T$$

当 $V_{DS} > V_{DS}(sat)$ 时，器件的漏极电流达到饱和值，为：

$$I_D(sat) = \frac{W \mu_n C_{ox}}{2L} \left[2(V_{GS} - V_{TN})V_{DS}(sat) - V_{DS}^2(sat) \right]$$

即：

$$I_D(sat) = \frac{W \mu_n C_{ox}}{2L} (V_{GS} - V_T)^2$$

上式适用的条件为： $V_{GS} > V_T$ 且 $V_{DS} > V_{DS}(sat)$

虽然上述电流方程是针对增强型nMOSFET导出的，但是其对耗尽型nMOSFET也是完全适用的。


衬底偏置效应 (Substrate Bias Effects)

迄今为止，我们讨论的MOSFET的源极S与衬底B之间都是处于零偏置状态。在电路应用中，很多情况下器件的衬底往往处于一定的反向偏置状态下。例如在各种与非门电路、或非门电路中，往往会有多个nMOSFET或多个pMOSFET相串联，此时就会有有很多器件的源极与衬底之间并非处于零偏置状态，而是处于一定的反向偏置状态。

通常我们把源极与衬底之间的偏置电压记为 V_{SB} ，nMOSFET的 $V_{SB} \geq 0$ ，而pMOSFET的 $V_{SB} \leq 0$ ，因为正常情况下，我们不希望S与B之间的pn结发生正偏。

当 $V_{SB}=0$ 时，我们在前面已经讨论过，此时器件的阈值电压定义为 $\phi_S = 2|\phi_{Fn}|$ 时的外加栅源电压。


源极与衬底之间的pn结处于反向偏置状态下的MOSFET示意图，其中 V_{SB} 为衬底偏置电压。



当 $V_{GS} > V_T$ 时，如果器件衬底外加一个反向偏置电压 V_{SB} ，则此时p型衬底与MOSFET的n型导电沟道之间相当于是一个反向偏置的pn结。


当 $V_{SB}=0$ 时, nMOSFET表面达到强反型时的能带弯曲情况示意图。



此时器件的表面势为: $\phi_S = 2|\phi_{Fp}|$




当 $V_{SB} > 0$ 时, MOSFET表面达到强反型时的能带图。此时器件的表面势为: $\phi_S = 2|\phi_{Fp}| + V_{SB}$

注意, 这里器件的表面势反映的是**沟道表面相对于衬底的能带弯曲**情况, 而不是沟道表面相对于器件源极的电势差。







衬底偏置效应

由此可见，当 $V_{SB} > 0$ 时，p型衬底与nMOSFET的n型导电沟道之间相当于是是一个反向偏置的pn结，此时**耗尽区宽度展宽**，耗尽区中的**负电荷增加**。根据电中性原理，要达到沟道表面强反型的条件，金属栅电极上的正电荷也会相应地增加。因此nMOSFET的**阈值电压将会增大**。当 $V_{SB} = 0$ 时，nMOSFET衬底中的最大耗尽区电荷密度为：

$$Q'_{SD(\max)} = -eN_a x_{dT} = -\sqrt{2e\epsilon_s N_a \left(2|\phi_{Fp}|\right)}$$

当 $V_{SB} > 0$ 时，nMOSFET衬底中的耗尽区电荷密度将增加为：

$$Q'_{SD} = -eN_a x_{dT} = -\sqrt{2e\epsilon_s N_a \left(2|\phi_{Fp}| + V_{SB}\right)}$$

因此当衬底与器件源极之间为反向偏置 V_{SB} 时，器件沟道表面耗尽区中的空间电荷密度增量为：

$$\Delta Q'_{SD} = -\sqrt{2e\epsilon_s N_a} [\sqrt{2|\phi_{Fp}| + V_{SB}} - \sqrt{2|\phi_{Fp}|}]$$

因此达到强反型时的阈值电压增量为：


$$\Delta V_T = -\frac{\Delta Q'_{SD}}{C_{ox}} = \frac{\sqrt{2e\epsilon_s N_a}}{C_{ox}} [\sqrt{2|\phi_{Fp}| + V_{SB}} - \sqrt{2|\phi_{Fp}|}]$$

上式还可表示为：

$$V_T = \frac{\sqrt{2e\epsilon_s N_a (2|\phi_{Fp}| + V_{SB})}}{C_{ox}} + 2|\phi_{Fp}| + \phi_{ms} - \frac{Q'_{ss}}{C_{ox}}$$

$$V_{FB} = \phi_{ms} - \frac{Q'_{ss}}{C_{ox}}$$

$$e\phi_s = e(2|\phi_{Fp}| + V_{SB})$$



$V_B=0$ 时的 V_T

$$V_T = \frac{|Q'_{SD}|}{C_{ox}} + V_{FB} + 2\phi_F$$

刚达到阈值电压时
(半导体表面刚达到强反型)

$$V_{GB} = V_{FB} + \frac{Q'_{SD(max)}}{C_{OX}} + \phi_s$$

$$= V_{FB} + \frac{\sqrt{2e\epsilon_s N_a (2|\phi_{Fp}| + V_{SB})}}{C_{OX}} + 2|\phi_{Fp}| + V_{SB}$$

从栅衬电压出发修正
阈值电压的表达式

$$V_{GB} = V_{FB} + \frac{\sqrt{2e\epsilon_s N_a (2|\phi_{Fp}| + V_{SB})}}{C_{OX}} + 2|\phi_{Fp}| + V_{SB}$$

阈值电压的定义：

半导体表面刚达到强反型时的外加栅源电压

$$\begin{aligned} V_T &= V_{GS} (\text{表面刚达到强反型}) = V_{GB} - V_{SB} \\ &= V_{FB} + \frac{\sqrt{2e\epsilon_s N_a (2|\phi_{Fp}| + V_{SB})}}{C_{OX}} + 2|\phi_{Fp}| \end{aligned}$$

Example

Calculate the change in the threshold voltage due to an applied source-to-body voltage.

Consider an n-channel silicon MOSFET at $T = 300$ K. Assume the substrate is doped to $N_a = 3 \times 10^{16} \text{ cm}^{-3}$ and assume the oxide is silicon dioxide with a thickness of $t_{\text{ox}} = 500 \text{ \AA}$. Let $V_{SB} = 1 \text{ V}$.

■ Solution

We can calculate that


$$\phi_{Fp} = -V_t \ln \left(\frac{N_a}{n_i} \right) = -(0.0259) \ln \left(\frac{3 \times 10^{16}}{1.5 \times 10^{10}} \right) = -0.376 \text{ V}$$

We can also find

$$C_{\text{ox}} = \frac{\epsilon_{\text{ox}}}{t_{\text{ox}}} = \frac{(3.9)(8.85 \times 10^{-14})}{500 \times 10^{-8}} = 6.9 \times 10^{-8} \text{ F/cm}^2$$

Then from Equation (6.87), we can obtain

$$\begin{aligned} \Delta V_T &= \frac{[2(1.6 \times 10^{-19})(11.7)(8.85 \times 10^{-14})(3 \times 10^{16})]^{1/2}}{6.9 \times 10^{-8}} \\ &\times \{[2(0.376) + 1]^{1/2} - [2(0.376)]^{1/2}\} = 1.445(1.324 - 0.867) = 0.66 \text{ V} \end{aligned}$$



说明：上图是不同 V_{SB} 下 $\sqrt{I_D(\text{sat})}$ 与 V_{GS} 的关系曲线。
 初始阈值电压 V_{T0} 为 0.64V


六、MOSFET的非理想效应

由于各种非理想因素的影响，各类半导体器件的实际 I - V 特性都会与其理想情况下的特性有所偏离，MOS器件同样也不例外。本节将讨论影响MOS器件理想 I - V 特性的三个典型效应：**亚阈值导电效应，沟道长度调制效应，短沟效应与窄沟效应。**

1) 亚阈值导电 (Subthreshold Conduction)


对于理想的MOS器件来说，当栅源电压小于阈值电压时，器件的源漏电流应该为零，但是实际情况并非如此，如图所示。因为即使在栅源电压小于阈值电压的情况下，尽管MOS器件的沟道表面没有进入到强反型状态，但沟道表面还有可能进入**弱反型状态**的。

亚阈值MOS器件的实际特性与理想特性



当 $V_{GS} < V_T$ 时，MOS器件的源漏电流并不为零，此即为**亚阈值电流**。原因在于此时MOS器件的表面虽然不是完全处于强反型状态，但是也已经进入了弱反型状态，而不再是理想的p型衬底，因此器件源漏之间并不是由**两个理想的反向pn结完全隔离开**。

亚阈值区中MOS器件沟道表面的能带图



从图中知，在亚阈值区条件下，沟道表面的能带弯曲情况尽管没有达到强反型的开启条件，但是完全有可能进入弱反型状态。


当MOSFET的栅源电压满足： $0 < V_{GS} < V_T$ 时，MOS器件沟道表面有可能处于弱反型状态，只要此时器件的栅源电压 V_{GS} 能够使得器件的表面势满足：

$$|\phi_{Fp}| < \phi_s < 2|\phi_{Fp}|$$


此时器件的源漏之间会有微弱的电流流过，通常称为
亚阈值导电。

当MOS器件沟道表面分别处于积累、弱反型和强反型三种不同条件时，沿着器件沟道长度方向的表面势分别如图所示，其中源漏电压 V_{DS} 为一个很小的数值，p型衬底为零电势。



MOSFET的表面势分布 (V_{DS} 很小, p型衬底为零电势)



(a)



(b)



- ✓从图中可见，沟道表面为积累状态时，源区和漏区与沟道区之间存在一个很高的电子势垒；
- ✓当沟道区表面为弱反型时，源漏区与沟道区之间的电子势垒高度有所降低，这种降低是由于外加的 V_{GS} 引起的。这种情况非常类似于pn结正偏条件下的能带情况。由此可以设想此时MOS器件的漏极电流 I_D 与栅源电压 V_{GS} 之间应该具有一种类似的指数变化关系。
- ✓当沟道区表面为强反型时，器件源漏区与沟道区之间的电子势垒基本消失，整个表面沟道区和器件的源漏区都成为基本相同的n型区，只是各处电子的浓度略有差别而已，因此MOS器件的 I_D 与 V_{GS} 之间的指数变化关系也随之消失。此时MOS器件的源漏区与沟道区之间就相当于是一种电阻性的欧姆接触关系。


在亚阈值区中，MOSFET的漏极电流（即亚阈值电流） I_{DS} 与栅源电压 V_{GS} 及漏源电压 V_{DS} 之间的关系见下式，严格的推导过程已经超出了本课程的范围。

$$I_D(sub) \propto [\exp(\frac{V_{GS} - V_T}{V_t})][1 - \exp(\frac{-V_{DS}}{V_t})]$$

从上式可知，当MOSFET的漏源电压 V_{DS} 超过几个 V_t （热电压）之后，亚阈值电流就基本上与漏源电压 V_{DS} 无关了。下图给出了在不同衬底偏置条件的下一个MOS器件的亚阈值电流与其栅源电压 V_{GS} 之间的指数变化关系。

不同 V_{BS} 下MOS器件的 $I_D(\text{sub})$ 与 V_{GS} 之间的指数变化关系

图中直线部分斜率的倒数称为 **亚阈值斜率**
 $S(\text{subthreshold slope})$
单位: mV/decade



亚阈值斜率的物理意义：代表亚阈值电流每变化10倍所要求的栅压变化量(单位为mV)。

$$S \equiv \left. \frac{dV_{GS}}{d(\lg I_{Dsub})} \right|_{0 < V_{GS} < V_T} \approx \frac{kT}{e} \ln(10)$$

S 是表征MOSFET开关特性的最佳参量， S 越小表明器件的开关特性越好。理想情况下， $S=60\text{mV/dec}$ 。室温(25°C)下，现代典型工艺制造的MOSFET的 S 值范围为70到120mV/decade。

对设计者来说， S 的大小非常重要，因为设计者需要用它来确定保证MOSFET处在“关”态所需要的栅压。

例如，MOSFET处在“关”态的标准是当 $V_{GS}=0$ 时流过漏极的电流不超过 $V_G=V_T$ 时漏极电流的0.001。如果给定了 S ，就可以求出 V_T 的下限。

Example

Determine the total bias current on an IC due to subthreshold currents.

Assume there are 10^7 n-channel transistors on a single chip, all biased at $V_{GS} = 0$ and $V_{DS} = 2$ V. Assume $I_{\text{sub}} = 10^{-10}$ A for each transistor for this bias condition and for a threshold voltage of $V_T = 0.5$ V. What happens to the total bias current on the IC if the threshold voltage is reduced to $V_T = 0.25$ V, all other parameters remaining the same.

■ Solution

The total bias current is the bias current of each transistor times the number of transistors, or

$$I_T = I_{\text{sub}}(10^7) = (10^{-10})(10^7) \Rightarrow 1 \text{ mA}$$

We can write

$$I_{\text{sub}} \approx I_0 \exp\left(\frac{V_{GS} - V_T}{V_t}\right)$$

so

$$10^{-10} = I_0 \exp\left(\frac{0 - 0.5}{0.0259}\right) \Rightarrow I_0 = 0.0242$$

Now, if the threshold voltage changes to $V_T = 0.25$, then the subthreshold current at $V_{GS} = 0$ becomes

$$I_{\text{sub}} = I_0 \exp\left(\frac{V_{GS} - V_T}{V_t}\right) = (0.0242) \exp\left(\frac{0 - 0.25}{0.0259}\right) = 1.56 \times 10^{-6} \text{ A}$$

Now, the total bias current for this IC chip would be

$$I_T = (1.56 \times 10^{-6})(10^7) = 15.6 \text{ A}$$

说明：考虑到亚阈值电流，阈值电压必须必须设计为一个合理的值，使得栅极电压为零时的漏极电流不会超过要求的范围。




2)沟道长度调制效应 (CLM效应) (Channel Length Modulation)

回顾：当 V_{DS} 不断增加时，沟道中靠近漏端附近的反型层电荷密度就会逐渐下降，原因是漏端处栅氧化层上的压降也在不断下降。


当源漏电压增加到 $V_{DS}=V_{DS}(\text{sat})=V_{GS}-V_T$ 时，漏端附近的反型层电荷密度将下降为零；

当源漏电压进一步增加使得 $V_{DS}>V_{DS}(\text{sat})=V_{GS}-V_T$ 时，沟道中反型层电荷密度为零的点将逐渐向源端移动。

在推导理想 $I-V$ 时，假设沟道长度 L 为一个常数。但事实上，当器件工作在饱和区时，漏端附近的耗尽区将会逐渐横向扩展到沟道区中，从而使器件的有效沟道长度不断缩短。




反映CLM效应的n沟MOSFET的横截面示意图



$$Q'_n = -C_{ox} (V_{GS} - V_T - V_x)$$

由于MOSFET漏端处的耗尽区宽度是与器件的偏置条件有关，因此器件的有效沟道长度也是与器件的偏置条件相关，即有效沟道长度是受到 V_{DS} 的调制。



$V_T = 1V$ 的nMOSFET在不同偏置下的横截面示意图

漏衬pn结为单边突变n⁺p结。当外加电压为零时，其耗尽区在低掺杂p型区中的扩展宽度为：

$$x_p = \sqrt{\frac{2\varepsilon_s V_{bi}}{eN_a}}$$

式中
$$V_{bi} = \frac{kT}{e} \ln \frac{N_a N_d}{n_i^2}$$

当有外加电压时，外加电压基本上降落在低掺杂区一侧，因此MOS器件漏衬pn结耗尽区宽度为：

$$x_p = \sqrt{\frac{2\varepsilon_s (V_{bi} + V_{DS})}{eN_a}}$$

考虑到 ΔL 并非MOS器件漏端pn结的耗尽区宽度，而是当 $V_{DS} > V_{DS}(\text{sat}) = V_{GS} - V_T$ 之后才开始形成的耗尽层横向扩展区。因此：

$$\begin{aligned}\Delta L &= \sqrt{\frac{2\varepsilon_s}{eN_a}} \left[\sqrt{V_{bi} + V_{DS}} - \sqrt{V_{bi} + V_{DS}(\text{sat})} \right] \\ &= \sqrt{\frac{2\varepsilon_s}{eN_a}} \left[\sqrt{V_{bi} + V_{DS}(\text{sat}) + \Delta V_{DS}} - \sqrt{V_{bi} + V_{DS}(\text{sat})} \right]\end{aligned}$$

式中 $\Delta V_{DS} = V_{DS} - V_{DS}(\text{sat})$


将未夹断区看作一个有效沟道长度为 $(L-\Delta L)$ ，工作在临界饱和态的MOSFET

$$I_D' = \frac{\mu_n C_{OX} W}{2(L - \Delta L)} (V_{GS} - V_T)^2$$
$$I_D' = \left(\frac{L}{L - \Delta L} \right) I_D$$

其中 I_D 是理想情况下MOS器件的源漏饱和电流， I_D' 则是经过修正之后的实际MOS器件的源漏饱和电流。

由于 ΔL 是器件源漏电压 V_{DS} 的函数，因此在饱和区，实际MOS器件的源漏饱和电流 I_D' 是 V_{DS} 的函数，而不再是一个恒定的常数，即实际MOS器件饱和区中的输出电阻不再是无穷大值，而是一个有限的数值，如图所示。

实际nMOSFET的输出特性曲线



随着MOS器件沟道长度的不断缩短， ΔL 在整个沟道长度中所占的比重就会不断增加，器件的CLM效应也就越严重

Example

To determine the effect of channel length modulation on the value of drain current.

Consider an n-channel MOSFET with a substrate impurity doping concentration of $N_a = 2 \times 10^{16} \text{ cm}^{-3}$, a threshold voltage of $V_T = 0.4 \text{ V}$, and a channel length of $L = 1 \text{ } \mu\text{m}$. The device is biased at $V_{GS} = 1 \text{ V}$ and $V_{DS} = 2.5 \text{ V}$.

■ Solution

We find that
$$\phi_{Fp} = -V_t \ln \left(\frac{N_a}{n_i} \right) = - (0.0259) \ln \left(\frac{2 \times 10^{16}}{1.5 \times 10^{10}} \right) = -0.365 \text{ V}$$

$$V_{DS}(\text{sat}) = V_{GS} - V_T = 1 - 0.4 = 0.6 \text{ V}$$

$$\Delta L = \left[\frac{2(11.7)(8.85 \times 10^{-14})}{(1.6 \times 10^{-19})(2 \times 10^{16})} \right]^{1/2} \times \left[\sqrt{0.365 + 0.6 + (2.5 - 0.6)} - \sqrt{0.365 + 0.6} \right] = 0.181 \text{ } \mu\text{m}$$

$$\frac{I'_D}{I_D} = \frac{L}{L - \Delta L} = \frac{1}{1 - 0.181} = 1.22$$

说明: V_{bi} 计算有误。。(如何修正? $+E_g/2, 1.18$)考虑CLM效应, 漏极电流相对理想长沟器件增大了22%

实际上，由于夹断区的电场分布是二维的，精确计算沟道长度调制效应需要进行二维求解。

一级近似模型可以用简单的经验表达式来描述沟道长度调制效应，通常用沟道长度调制系数 λ 来描述沟道长度调制效应

$$\lambda \equiv \frac{\Delta L}{L} \cdot \frac{1}{V_{DS}}$$

$$I'_D(\text{sat}) = \frac{\mu_n C_{OX} W}{2L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

沟道长度调制系数 λ 反映了 V_{DS} 对 I_{DS} 的影响程度。 λ 的典型值在 $0.05 \sim 0.001 \text{V}^{-1}$ 之间

3) 阈值电压的修正——短沟效应和窄沟效应


短沟道MOSFET的阈值电压也会受到各种非理想因素的影响，包括：短沟道效应；窄沟道效应；

短沟道效应(Short-Channel Effects)

推导理想长沟道MOSFET阈值电压的公式时，采用了**电中性原理**，即栅电极上、栅氧化层中以及半导体反型层和空间电荷区中总的电荷量之和为零。此外，还忽略了器件源-衬、漏-衬pn结耗尽区向沟道区的横向扩展所带来的影响。


而在实际的短沟道MOS器件中，必须考虑**源-衬、漏-衬pn结耗尽区电荷**对阈值电压的影响。

处于平带状态下的长沟道MOSFET的剖面图，其源极和漏极的外加电压均为零。




从图中可见，器件源-衬、漏-衬pn结耗尽区已经向沟道区有所扩展，但是在整个沟道区中所占的比重很小。此时栅极电压将完全控制沟道反型层下面耗尽区中的电荷，如图所示。

处于反型状态的长沟道MOSFET的剖面图



换句话说，对于长沟道MOSFET，由栅电极所发出来的电力线将全部终止在沟道反型层电荷和沟道耗尽区电荷上；这也就意味着由栅极电压所建立的沟道纵向电场（即电力线）是完全与沟道表面相垂直的。


当沟道长度缩短之后，器件源漏pn结耗尽区向沟道区的扩展部分在整个沟道区中所占的比重将增大，如图所示。



处于平带状态下的短沟道MOS器件剖面图，其源漏电压同样也为零。

电荷共享示意图

当沟道长度与源漏耗尽区宽度相比拟时：



- 栅极上正电荷发出的电力线将终止于反型层内的电子或者表面耗尽区的电离受主；
 - 源区或漏区的电离施主发出的电力线终止于源漏耗尽区的电离受主；
 - **交界区**：可以认为电离受主电荷一部分属于表面耗尽区，一部分属于源漏耗尽区
- 这种效应称为**短沟道效应**（源漏电荷共享）


如果逐渐增大短沟道MOS器件的源漏电压，则器件漏端反偏pn结耗尽区将会进一步向沟道区中扩展，从而使得器件沟道反型层下面耗尽区中完全受栅极电压控制的电荷数量进一步减少。

而沟道中受栅极电压所控制的耗尽区电荷量 $Q_{SD}'(\text{max})$ 直接决定了MOS器件阈值电压的大小：

$$V_{TN} = (|Q_{SD}'(\text{max})| - Q_{ss}') \left(\frac{t_{ox}}{\epsilon_{ox}} \right) + \phi_{ms} + 2|\phi_{Fp}|$$

因此，考虑到短沟道效应（源漏电荷共享），MOS器件的有效阈值电压将减小。

短沟道MOSFET的源漏电荷共享示意图



简化分析:


假设器件的源、漏及衬底均为零电势；假设源漏pn结内建电势与沟道区中的表面势相同，均为 $2\phi_{Fp}$ ，则有：

$$x_s \approx x_d \approx x_{dT} \equiv x_{dT}$$

根据上述电荷共享模型，采用梯形有效耗尽区电荷近似，设梯形区域内单位面积的平均体电荷为 Q_B' ，则有：

$$\frac{|Q_B'|}{|Q_{SD}(\max)|} = \frac{|Q_B'|}{eN_a x_{dT}} = \frac{(L + L')/2}{L}$$

$$\text{即： } |Q_B'| = eN_a x_{dT} \left(\frac{L + L'}{2L} \right)$$



几何运算：

$$(\Delta L + r_j)^2 + x_{dT}^2 = (r_j + x_{dT})^2$$

$$\text{得到 } \Delta L = r_j \left(\sqrt{1 + \frac{2x_{dT}}{r_j}} - 1 \right)$$

将 $L' = L - 2\Delta L$ 代入得到:

$$\frac{L + L'}{2L} = \left[1 - \frac{r_j}{L} \left(\sqrt{1 + \frac{2x_{dT}}{r_j}} - 1 \right) \right]$$

$$|Q'_B| = eN_a x_{dT} \left[1 - \frac{r_j}{L} \left(\sqrt{1 + \frac{2x_{dT}}{r_j}} - 1 \right) \right]$$

将上式代入MOSFET阈值电压公式中, 即以上述 Q'_B 来取代阈值电压公式的 $Q_{SD}'(\max)$, 即可求得经过修正的短沟道MOSFET的阈值电压。

又因为 $|Q'_{SD}(\max)| = eN_a x_{dT}$

短沟道MOS器件与长沟道MOS器件阈值电压差为：

$$\Delta V_T = -\frac{eN_a x_{dT}}{C_{OX}} \left[\frac{r_j}{L} \left(\sqrt{1 + \frac{2x_{dT}}{r_j}} - 1 \right) \right]$$

其中

$$\Delta V_T = V_{T(short \ channel)} - V_{T(long \ channel)}$$

由上述分析可见，随着MOS器件沟道长度的不断缩短，器件的阈值电压将会不断下降，甚至有可能会使得一个增强型的器件转变为一个耗尽型的器件。

Example

Calculate the threshold voltage shift due to short-channel effects.

Consider an n-channel MOSFET with $N_a = 5 \times 10^{16} \text{ cm}^{-3}$ and $t_{\text{ox}} = 200 \text{ \AA}$. Let $L = 0.8 \text{ }\mu\text{m}$ and assume that $r_j = 0.4 \text{ }\mu\text{m}$.

■ Solution

We can determine the oxide capacitance to be

$$C_{\text{ox}} = \frac{\epsilon_{\text{ox}}}{t_{\text{ox}}} = \frac{(3.9)(8.85 \times 10^{-14})}{200 \times 10^{-8}} = 1.73 \times 10^{-7} \text{ F/cm}^2$$

and can calculate the potential as

$$\phi_{Fp} = -V_t \ln \left(\frac{N_a}{n_i} \right) = -(0.0259) \ln \left(\frac{5 \times 10^{16}}{1.5 \times 10^{10}} \right) = -0.389 \text{ V}$$

The maximum space charge width is found as

$$x_{dT} = \left(\frac{4\epsilon_s |\phi_{Fp}|}{eN_a} \right)^{1/2} = \left[\frac{4(11.7)(8.85 \times 10^{-14})(0.389)}{(1.6 \times 10^{-19})(5 \times 10^{16})} \right]^{1/2} = 0.142 \mu\text{m}$$


Finally, the threshold voltage shift, from Equation (7.22), is

$$\Delta V_T = -\frac{(1.6 \times 10^{-19})(5 \times 10^{16})(0.142 \times 10^{-4})}{1.73 \times 10^{-7}} \left[\frac{0.4}{0.8} \left(\sqrt{1 + \frac{2(0.142)}{0.4}} - 1 \right) \right]$$

or

$$\Delta V_T = -0.101 \text{ V}$$


说明：如果n沟MOSFET的 $V_T=0.4\text{V}$ ，那么由于短沟道效应导致的阈值电压的变化 V_T 是相当可观的，因此在设计器件时必须考虑短沟道效应。



不同衬底掺杂浓度下，MOSFET的阈值电压随沟道长度的变化关系曲线。

从图中可见，随着器件沟道长度的不断缩短，所有MOS器件的阈值电压都有不同程度的下降。另外同一沟道长度下，随着衬底掺杂浓度的增加，器件阈值电压则有较大程度的增加。²²⁸

引起阈值电压下降的原因还有： DIBL, Drain Induced Barrier Lowering




(a) $V_D = 0\text{V}$ (虚线) 和高 V_D (实线) 时的长沟器件和短沟器件导带图。从图中可看出, 高 V_D 下短沟器件的源端电子势垒下降。 (b) 三个不同的 V_D 偏压下发生了 DIBL 效应的 MOSFET 的亚阈值导电特性。

引起阈值电压下降的原因还有：次表面穿通


次表面穿通 次表面穿通是指漏极电压对源端 np 结处电子势垒的影响。次表面穿通发生在远离表面的衬底区。短沟NMOSFET的 p 型表面区的掺杂浓度远大于体掺杂浓度，因此结耗尽区宽度在体内比沟道区大，可能发生漏-衬耗尽区和源-衬耗尽区相互靠近而连接在一起状况。DIBL和次表面穿通都是造成集成电路性能下降的原因，最为显著的影响是关态晶体管的泄漏电流较大并且不稳定。这种效应会随着沟道的缩短和器件密度的增大而恶化。为了抑制这些效应，设计者通常都尽可能地提高衬底掺杂浓度，减薄栅氧化层厚度和减小源漏结深。

短沟MOSFET横截面示意图。MOSFET源极接地，栅极电压 $V_G > V_T$ 并保持不变，漏极电压 V_D 从图(a)到图(c)不断增大。阴影表示空间电荷区，点线表示等位线。图(c)发生了次表面穿通，实线箭头表示次表面穿通产生的漏极电流通路。



窄沟道效应(Narrow-Channel Effects)

MOS器件反型时，沿沟道宽度方向的剖面图。



从图中可见，沿着沟道宽度方向耗尽区的形状也不是理想的矩形，而是两侧各包含了一个小的弧形区域。

弧形区域的存在，使得由栅电极所发出的电力线在耗尽区两侧边缘处出现发散现象，即两侧弧形区域中的耗尽区电荷也会对器件的阈值电压有贡献。

根据上述窄沟道效应的模型，随着沟道宽度 W 的不断减小，两侧弧形区域中耗尽区电荷对器件阈值电压的贡献占整个耗尽区电荷的比重将大大增加。

为简化分析，我们忽略短沟道效应的影响，则器件沟道区中受栅电压控制的耗尽区电荷总量可表示为：

$$Q_B = Q_{B0} + \Delta Q_B$$

$$|Q_{B0}| = eN_a W L x_{dT}$$

而弧形区域中增加的耗尽区电荷量为：

$$\Delta Q_B = eN_a L x_{dT} (\xi x_{dT})$$

式中的 ξ 一般为实验拟合参数。

如果采用45°角的扇形近似，则有 $\xi = \pi/4$ ；将上述关系式代入耗尽区电荷总量公式中可得：

$$\begin{aligned} |Q_B| &= |Q_{B0}| + |\Delta Q_B| = eN_a W L x_{dT} + eN_a L x_{dT} (\xi x_{dT}) \\ &= eN_a W L x_{dT} \left(1 + \frac{\xi x_{dT}}{W}\right) \end{aligned}$$

由上式知，随着 W 的不断减小，耗尽区两侧弧形区域的影响将变得越来越大，由此导致器件的阈值电压不断上升。代入MOS器件阈值电压的公式中，可以得到窄沟道MOS器件阈值电压的变化量为：

$$\Delta V_T = \frac{eN_a x_{dT}}{C_{ox}} \left(\frac{\xi x_{dT}}{W}\right)$$

Example

Design the channel width that will limit the threshold shift because of narrow channel effects to a specified value.

Consider an n-channel MOSFET with $N_a = 5 \times 10^{16} \text{ cm}^{-3}$ and $t_{\text{ox}} = 200 \text{ \AA}$. Let $\xi = \pi/2$. Assume that we want to limit the threshold shift to $\Delta V_T = 0.1 \text{ V}$.

■ Solution


From Example 7.5, we have

$$C_{\text{ox}} = 1.73 \times 10^{-7} \text{ F/cm}^2 \quad \text{and} \quad x_{dT} = 0.142 \text{ } \mu\text{m}$$

From Equation (7.28), we can express the channel width as

$$W = \frac{e N_a (\xi x_{dT}^2)}{C_{\text{ox}} (\Delta V_T)} = \frac{(1.6 \times 10^{-19})(5 \times 10^{16}) \left(\frac{\pi}{2}\right) (0.142 \times 10^{-4})^2}{(1.73 \times 10^{-7})(0.1)} = 1.46 \text{ } \mu\text{m}$$

说明：沟道宽度为 $1.46 \mu\text{m}$ 时，阈值电压的变化为 $\Delta V_T = 0.1 \text{ V}$ 。该沟道宽度大约是表面耗尽区宽度 x_{dT} 的10倍。²³⁵




不同衬底掺杂浓度下，MOS器件的阈值电压随沟道宽度的变化关系。

从图中可见，随着器件沟道宽度的不断变窄，所有MOS器件的阈值电压都有不同程度的上升。

另外在同一沟道宽度下，随着衬底掺杂浓度的增加，器件阈值电压则有较大程度的增加。

n沟MOSFET的阈值电压的定性变化



七、MOSFET的等比例缩小 (MOSFET Scaling)

前面介绍了长沟道MOSFET的基本特性。从MOS器件的频率特性可见，器件的沟道长度越短，则其工作速度越快，高频特性也越好。另一方面，从提高集成电路中MOS器件密度的角度来看，也希望能够不断缩小器件的沟道长度。

目前实际的器件沟道长度已缩小到7nm/5nm（大生产），实验室已经研制出沟道长度小于3nm的MOS器件，也已开始量产。MOS器件沟道长度缩小之后，其它参数相应地应该如何改变？器件的特性会发生哪些变化？发生这些改变的物理机理是什么？

MOSFET IC 的发展

- $0.25\mu\text{m} \rightarrow 0.18\mu\text{m} \rightarrow 0.13\mu\text{m} \rightarrow 90\text{nm} \rightarrow 65/60\text{nm} \rightarrow 45\text{nm} \rightarrow 32\text{nm} \rightarrow 22\text{nm} \rightarrow 16/14\text{nm} \rightarrow 10\text{nm} \rightarrow 7\text{nm} \rightarrow 5\text{nm}$
- $L \rightarrow kL, k \approx 0.7$

沟道尺寸缩小的好处:

- 提高集成度: 同样功能所需芯片面积更小
- 提升功能: 同样面积可实现更多功能
- 降低成本: 单管成本降低
- 改善性能: 速度加快, 单位功耗降低

若尺寸缩小30%, 则:

- 栅延迟减小30%, 工作频率增加43%
- 单位面积的晶体管数目加倍
- 每次切换所需能量减少65%, 节省功耗50%

SCALING SCALING SCALING SCALING SCALING SCALING

Why $k=0.7$? $K^2=1/2$ ——晶体管数目加倍, 摩尔定律

早在1974年，R.H.Dennard等人就提出了MOS器件的恒定电场等比例缩小原则，1980年，J.R.Brews等人又提出了更为一般性的等比例缩小原则，目前比较有影响的主要是**恒定电场等比例缩小原则**和**恒定电压等比例缩小原则**，而实际采用的则是介于二者之间的折中方案。

1)恒定电场的等比例缩小(Constant-Field Scaling)

恒定电场等比例缩小(简称恒场律)的基本思想就是将器件的尺寸与其外加的电压等比例缩小，从而保持**器件内部的电场强度**为一个恒定的数值。器件内部的电场强度基本保持不变，有利于确保小尺寸MOSFET的长期工作可靠性。

恒定电场的等比例缩小原则：

工作电压与器件的几何尺寸等比例缩小，器件内部的电场强度保持不变，器件的功耗密度也保持不变。


	Device and Circuit Parameters	Scaling Factor ($k < 1$)
Scaled parameters	Device dimensions (L, t_{ox}, W, x_j)	k
	Doping concentration (N_a, N_d)	$1/k$
	Voltages	k
Effect on device parameters	Electric field	1
	Carrier velocity	1
	Depletion widths	k
	Capacitance ($C = \epsilon A/t$)	k
	Drift current	k
Effect on circuit parameters	Device density	$1/k^2$
	Power density	1
	Power dissipation per device ($P = VI$)	k^2
	Circuit delay time ($\approx CV/I$)	k
	Power-delay product ($P\tau$)	k^3

Source: Taur and Ning (1998) [23].


NMOS器件的剖面结构示意图。

N_a —— p型衬底的掺杂浓度； r_j —— n^+ 源漏区的结深； L —— 沟道长度； t_{ox} —— 栅氧化层厚度；

V_D 、 V_G 分别为器件漏极和栅极的外加电压。



按照恒定电场的等比例缩小原则，MOSFET的各个参数都乘以一个比例因子 k ($k < 1$ ，通常对于两个相邻的工艺技术代来说， $k \approx 0.7$)。



提问：掺杂浓度提升会引起阈值电压如何变化？

此时，仍以单边突变结近似，MOSFET漏端pn结的最大耗尽区宽度为：

$$x_D = \sqrt{\frac{2\varepsilon(V_{bi} + V_D)}{eN_a}}$$

当MOS器件按照恒定电场等比例缩小原则缩小沟道长度之后，由于 V_D 变为 kV_D ， N_a 变为 N_a/k ，由上式可见，漏端pn结处的最大耗尽区宽度 x_D 变为 kx_D 。

沟道长度缩小之前，单位沟道宽度MOSFET的饱和电流为：

$$\frac{I_D}{W} = \frac{\mu_n \varepsilon_{ox}}{2t_{ox}L} (V_G - V_T)^2$$

沟道长度缩小之后，单位沟道宽度MOSFET的饱和电流为：


$$\frac{I_D}{W} = \frac{\mu_n \varepsilon_{ox}}{2(k t_{ox})(kL)} (k V_G - V_T)^2 \approx \text{constant}$$

可见单位沟道宽度MOSFET的饱和电流基本保持不变。

当器件沟道宽度也缩小 k 倍之后，器件的饱和电流也将缩小 k 倍。由于MOSFET沟道区的面积($A=WL$)缩小为原来的 k^2 倍，其功耗 ($P=VI$) 也缩小为原来的 k^2 倍，因此器件的功耗密度也将保持不变。

另外，从表中还可以发现，器件的延迟时间缩小为原来的 k 倍，电路的功耗延迟积缩小为原来的 k^3 倍。


一、理性MOS结构： 本章小结




当栅极电压为零时，**理想情况**下的MOS结构能带图为平带，栅电极和半导体材料中的净电荷也都为零。

当栅极电压 V_G 不为零时，半导体材料的表面区域就会感应出净的电荷，依据泊松方程则有：

$$\frac{d^2\phi(x)}{dx^2} = -\frac{\rho(x)}{\epsilon_s} = -\frac{d\mathcal{E}(x)}{dx} \quad E = -e\phi$$









弱反型状态：表面能带往下的弯曲量为 ϕ_{Fp}

强反型状态：表面能带往下的弯曲量为 $2\phi_{Fp}$;

当半导体材料表面达到强反型之后，外加的栅电压继续增大，半导体材料的表面势将基本停留在 $2\phi_{Fp}$ ；





$$e\phi_{Fp} = E_F - E_{Fi} = -kT \ln\left(\frac{N_a}{n_i}\right) \quad \phi_s = \phi_{sT} = 2|\phi_{Fp}| \quad x_d = \left(\frac{4\epsilon_s |\phi_{Fp}|}{eN_a}\right)^{1/2}$$

二、实际MOS结构（p型衬底为例）

实际MOS电容中 $\phi_M \neq \phi_S$, 金属-半导体的功函数差


$$\phi_{ms} \equiv [\phi'_m - (\chi' + \frac{E_g}{2e} + |\phi_{Fp}|)]$$

N型多晶硅栅

$$\phi_{ms} = -(\frac{E_g}{2e} + |\phi_{Fp}|)$$

P型多晶硅栅

$$\phi_{ms} = (\frac{E_g}{2e} - |\phi_{Fp}|)$$



平带电压——半导体材料的表面势为零时的栅极电压

$$V_{FB} = \phi_{ms} - \frac{Q'_{ss}}{C_{ox}}$$

第一项抵消功函数差的影响，第二项消除氧化层及界面电荷的影响

阈值电压——MOS电容结构的硅衬底表面发生临界强反型时所需外加的栅极电压。

$$V_{TN} = \frac{Q'_{SD}(\max)}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} + 2|\phi_{Fp}|$$

$$V_{TN} = \frac{Q'_{SD}(\max)}{C_{ox}} + V_{FB} + 2|\phi_{Fp}|$$

影响阈值电压的三个要素：1.栅极材料——功函数差；2.栅氧化层——栅电容和固定正电荷；3.衬底掺杂浓度

增强型与耗尽型：没有外加栅极电压时，器件的源漏区之间是否已经有导电沟道存在。如果有导电沟道存在，则为耗尽型器件，反之，则为增强型器件。

三、MOS电容的C-V特性

$$C'(acc) = C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

$$\frac{1}{C'(depl)} = \frac{1}{C_{ox}} + \frac{1}{C'_{SD}} \quad C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \quad C'_{SD} = \frac{\epsilon_s}{x_d} \quad C'_{min} = \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right)x_{dT}}$$

$$C'(inv) = C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

平带电容


$$C'_{FB} = \frac{1}{\frac{t_{ox}}{\epsilon_{ox}} + \frac{L_D}{\epsilon_s}}$$

$$L_D = \sqrt{\frac{kT\epsilon_s}{e^2 N_a}}$$

德拜长度

$$C'_{FB} = \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right) \sqrt{\left(\frac{kT}{e}\right) \left(\frac{\epsilon_s}{eN_a}\right)}}$$

高频与低频条件下，p型衬底MOS电容的C-V特性



四、MOSFET的*I-V*特性：基本的物理概念

$$I_D = \begin{cases} 0 & V_{GS} < V_{TN} \\ K_n \left[2(V_{GS} - V_{TN})V_{DS} - V_{DS}^2 \right] & V_{GS} \geq V_{TN} \quad V_{DS} < V_{GS} - V_{TN} \\ K_n (V_{GS} - V_{TN})^2 & V_{GS} \geq V_{TN} \quad V_{DS} \geq V_{GS} - V_{TN} \end{cases}$$

$$K_n = \frac{W}{L} \frac{\mu_n C_{ox}}{2}$$

$$V_{DS(sat)} = V_{GS} - V_{TN}$$

衬底偏置效应

$$V_T = \frac{\sqrt{2e\epsilon_s N_a (2|\phi_{Fp}| + V_{SB})}}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} + 2|\phi_{Fp}|$$

五、MOSFET的非理想效应

1) 亚阈值导电

$$I_D(sub) = I_0 \left[\exp\left(\frac{V_G - V_T}{nV_t}\right) \right]$$

$$S \equiv \left. \frac{dV_{GS}}{d(\lg I_{Dsub})} \right|_{0 < V_{GS} < V_T} \approx \frac{kT}{e} \ln(10) = 60mV / dec$$

2) 沟道长度调制效应

$$\Delta L = \sqrt{\frac{2\varepsilon_s}{eN_a}} \left[\sqrt{V_{bi} + V_{DS}(\text{sat}) + \Delta V_{DS}} - \sqrt{V_{bi} + V_{DS}(\text{sat})} \right]$$

$$\lambda \equiv \frac{\Delta L}{L} \cdot \frac{1}{V_{DS}}$$

$$I'_D = \left[\frac{L}{L - \Delta L} \right] I_D \quad I'_D(\text{sat}) = \frac{\mu_n C_{OX} W}{2L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})^{255}$$

3) 阈值电压的修正——短沟效应和窄沟效应

$$\Delta V_T = -\frac{eN_a x_{dT}}{C_{OX}} \left[\frac{r_j}{L} \left(\sqrt{1 + \frac{2x_{dT}}{r_j}} - 1 \right) \right]$$

$$\Delta V_T = \frac{eN_a x_{dT}}{C_{OX}} \left(\frac{\zeta x_{dT}}{W} \right)$$

六、MOSFET的等比例缩小

恒定电场的等比例缩小

通常对于两个相邻的工艺技术代来说，比例因子 $k \approx 0.7$